[发明专利]一种低噪声高PSR的LDO电路

权利要求书

1.一种低噪声高PSR的LDO电路，其特征在于，包括基准模块和LDO主环路模块；

所述的基准模块用于产生基准电流和偏置电压，所述基准电流经过RC滤波网络后输出给LDO主环路模块作为基准电压V_REF；所述偏置电压包括第一偏置电压V_B1，第二偏置电压V_B2，PMOS共栅管偏置电压V_BP，NMOS共栅管偏置电压V_BN以及开关管偏置电压V_SW；

所述LDO主环路模块包含轨对轨误差放大器、缓冲级、自适应PSR增强电路和功率级；所述轨对轨误差放大器包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8、第九MOS管M9、第一耗尽型NMOS叠层管M_dep1、第二耗尽型NMOS叠层管M_dep2、第三耗尽型NMOS叠层管M_dep3、第一三极管Q1、第二三极管Q2、第三三极管Q3、第四三极管Q4、第五三极管Q5、第六三极管Q6、第七三极管Q7、第八三极管Q、第九三极管Q9、第十三极管Q10、第十一三极管Q11、第十二三极管Q12、第十三三极管Q13、第十四三极管Q14、第十五三极管Q15、第十六三极管Q16、第十七三极管Q17、第十八三极管Q18；第一MOS管M1的源极接电源，其栅极接第一偏置电压V_B1，其漏极接第一耗尽型NMOS叠层管M_dep1的栅极和漏极；第二MOS管M2的源极接电源，其栅极接第一偏置电压V_B1，其漏极接第三三极管Q3的发射极、第四三极管Q4的发射极、第三MOS管M3的源极；第一耗尽型NMOS叠层管M_dep1的栅极接第二耗尽型NMOS叠层管M_dep2的栅极和第三耗尽型NMOS叠层管M_dep3的栅极，第一耗尽型NMOS叠层管M_dep1的源极接第一三极管Q1的基极和第三三极管Q3的基极；第二耗尽型NMOS叠层管M_dep2的漏极接第九三极管Q9的集电极和第六MOS管M6的源极，第二耗尽型NMOS叠层管M_dep2的源极接第一三极管Q1的集电极；第三耗尽型NMOS叠层管M_dep3的漏极接第十三极管Q10的集电极和第七MOS管M7的源极，第三耗尽型NMOS叠层管M_dep3的源极接第二三极管Q2的集电极；第一三极管Q1的发射极接第五三极管Q5的集电极和第二三极管Q2的发射极；第三三极管Q3的集电极接第四MOS管M4的源极和第七三极管Q7的集电极；第四三极管Q4的基极接第二三极管Q2的基极和基准电压V_REF；第四三极管Q4的集电极接第五MOS管M5的源极和第八三极管Q8的集电极；第三MOS管M3的栅极接开关管偏置电压V_SW，第三MOS管M3的漏极接第五三极管的基极以及第六三极管Q6的集电极和基极，第五三极管Q5的发射极和第六三极管Q6的发射极接地；第九三极管Q9的发射极接电源，其基极接第十三极管Q10的基极和第十一三极管Q11的发射极；第十一三极管Q11的基极接第六MOS管M6的漏极、第十二三极管Q12的发射极和第十三三极管Q13的集电极，第十一三极管Q11的集电极接地；第六MOS管M6的栅极接第七MOS管M7的栅极并接PMOS共栅管偏置电压V_BP；第十二三极管Q12的基极接第十八三极管Q18的基极和集电极、第九MOS管M9的漏极，第十二三极管Q12的集电极接第十三三极管Q13的发射极、第四MOS管M4的漏极、第七三极管Q7的基极和第八三极管Q8的基极；第十三三极管Q13的基极接第八MOS管M8的漏极、第十五三极管Q15的基极和集电极；第四MOS管M4的栅极接第五MOS管的栅极并接NMOS共栅管偏置电压V_BN；第七三极管Q7的发射极和第八三极管Q8的发射极接地；第八MOS管M8的源极接电源，其栅极接第一偏置电压V_B1；第十五三极管Q15的发射结接第十四三极管Q14的集电极和基极，第十四三极管Q14的发射极接地；第十六三极管Q16的发射极接电源，其集电极和基极接第十七三极管Q17的发射极；第十七三极管Q17的集电极和基极接第十八三极管Q18的发射极；第九MOS管M9的栅极接第二偏置电压V_B2，其源极接地；第七MOS管M7的漏极和第五MOS管M5的漏极连接并作为轨对轨误差放大器的输出端；

所述缓冲级的输入端接轨对轨误差放大器的输出端，缓冲级的输出端接自适应PSR增强电路的输入端，缓冲级的偏置电压为第二偏置电压V_B2；

所述自适应PSR增强电路包括第十MOS管M10、第十一MOS管M11、第十二MOS管M12、第十三MOS管M13、第十四MOS管M14、第十五MOS管M15、第十九三极管Q19、第二十三极管Q20；第十MOS管M10的源极接电源，其栅极接第一偏置电压V_B1，其漏极接第十一MOS管M11的漏极和栅极、第十二MOS管M12的栅极、第十四MOS管M14的漏极；第十一MOS管M11的源极接地；第十四MOS管M14的源极接电源，其栅极接第十三MOS管M13的漏极、第十九三极管Q19的发射极、第十五MOS管M15的栅极和漏极、第二十三极管Q20的集电极；第十三MOS管M13的源极接电源，其栅极接第一偏置电压V_B1；第十九三极管Q19的基极接缓冲级的输出端，其集电极接第二十三极管Q20的基极和第十二MOS管M12的漏极；第十二MOS管M12的源极和第二十三极管Q20的发射极接地；第十五MOS管M15的漏极为自适应PSR增强电路的输出端；

所述功率级由PMOS功率管、片外电容COUT、等效串联电阻RESR、负载电阻RL和负载电容CL构成，所述PMOS功率管的源极接电源，其栅极接自适应PSR增强电路的输出；PMOS功率管的漏极为LDO电路的输出端，接等效串联电阻RESR的一端、负载电容CL的一端、第一耗尽型NMOS叠层管M_dep1的源极和第一三极管Q1的基极；等效串联电阻RESR的另一端通过片外电容COUT后接地，负载电容CL的另一端接地。