[发明专利]晶体管结构、半导体结构及其制备方法

说明书

本公开涉及一种晶体管结构、半导体结构及其制备方法。该半导体结构包括衬底和字线结构；衬底具有间隔分布且沿第一方向及第二方向阵列排布的多个有源组；有源组包括在第二方向上相对且通过分隔槽隔开的两个半导体柱；第二方向与第一方向相交；字线结构包括与沿第一方向排列的任一列有源组对应设置的一个第一字线和两个第二字线；第一字线位于分隔槽内，两个第二字线分别位于对应半导体柱背离分隔槽的侧壁上；其中，第二字线和第一字线均沿第一方向延伸，且第二字线和第一字线在垂直于衬底的方向上错位设置。该半导体结构可以避免相邻两个字线之间的干扰，以减少器件在使用过程中的静态漏电。

技术领域

本公开涉及半导体技术领域，特别是涉及一种晶体管结构、半导体结构及其制备方法。

背景技术

随着动态随机存取存储器（Dynamic Random Access Memory，简称DRAM）技术的发展，存储单元的尺寸越来越小，其阵列架构由8F²到6F²再到4F²（F：在给定工艺条件下可获得的最小图案尺寸）；另外，为了尽可能地缩小单个阵列区晶体管面积，追求更高的芯片面积利用率，出现了垂直沟道阵列晶体管（Vertical channel array transistor，简称VCAT）技术。

然而，在4F²设计的结构中，相邻的两个字线之间会形成寄生电容，这使得其中一个字线电压上升的瞬间，另一字线的电压也会快速上升，从而产生较大的漏电流。因此，如何避免相邻两个字线之间的干扰，以减少器件在使用过程中的静态漏电，是当前亟需解决的问题。

发明内容

基于此，本公开提供一种晶体管结构、半导体结构及其制备方法，可以避免相邻两个字线之间的干扰，以减少器件在使用过程中的静态漏电。

为了实现上述目的，一方面，本公开提供一种半导体结构，包括：

衬底，具有间隔分布且沿第一方向及第二方向阵列排布的多个有源组；所述有源组包括在所述第二方向上相对且通过分隔槽隔开的两个半导体柱；所述第二方向与所述第一方向相交；

字线结构；所述字线结构包括与沿所述第一方向排列的任一列所述有源组对应设置的一个第一字线和两个第二字线；所述第一字线位于所述分隔槽内，两个所述第二字线分别位于对应所述半导体柱背离所述分隔槽的侧壁上；

其中，所述第二字线和所述第一字线均沿所述第一方向延伸，且所述第二字线和所述第一字线在垂直于所述衬底的方向上错位设置。

在一些实施例中，所述半导体结构还包括：

气隙结构，位于所述分隔槽内，并位于所述第一字线的上方，且与所述第二字线在所述第二方向上相对。

在一些实施例中，所述第一字线的顶面平齐于所述第二字线的底面或低于所述第二字线的底面。

在一些实施例中，所述第二字线的底面平齐于所述气隙结构的底面或高于所述气隙结构的底面；所述第二字线的顶面平齐于所述气隙结构的顶面或低于所述气隙结构的顶面。

在一些实施例中，所述半导体结构还包括：

层间介质层，覆盖所述半导体柱垂直于所述第二方向的侧壁，且位于所述半导体柱和所述第一字线之间及所述半导体柱和所述第二字线之间。

在一些实施例中，所述半导体结构还包括：

第一隔离结构，位于所述分隔槽内且封闭所述气隙结构；所述第一隔离结构用于定义所述气隙结构的顶面；

第二隔离结构，位于相邻所述有源组之间的间隔内且覆盖位于所述间隔内的所述第二字线及所述层间介质层。

在一些实施例中，所述半导体结构还包括：

多个电容单元，分别设置于对应所述半导体柱的上方。