[发明专利]四阶脉冲幅度调制波特率鉴相方法、CDR电路及接收机

说明书

本发明公开了一种四阶脉冲幅度调制波特率鉴相方法、CDR电路及接收机，本发明的鉴相方法包括：根据3个相邻的采样数据D(n‑1)、D(n)和D(n+1)确定斜度信息；确定3个相邻的误差类型E(n‑1)、E(n)和E(n+1)，若E(n)为有效误差类型，则根据E(n)和结合斜度信息得到第n个采样数据D(n)的鉴相结果；否则，根据为有效误差类型的E(n‑1)或E(n+1)结合斜度信息得到第n个采样数据D(n)的鉴相结果。本发明能够实现对所有的单调变化都能得到相位信息，实现BRPD高增益，并可使得CDR电路有着更高的转换密度和更低的抖动，且很容易的用数字电路实现。

技术领域

本发明涉及高速串行数据通信领域，具体涉及一种四阶脉冲幅度调制(PAM4)波特率鉴相方法、CDR电路及接收机。

背景技术

串行器/解串器(Serializer/Deserializer，SerDes)是目前高速串行数据通信的主流技术之一，因其成本低、速率高、抗干扰能力强等特点，被广泛应用于以太网、光纤通信和无线通信等应用领域。时钟数据恢复电路(Clock and Data Recovery,CDR)是SerDes中的重要组成部分，它的主要功能是从输入带有幅度噪声和相位噪声的数据中提取时钟信息，然后对数据进行重定时。按照采样频率分，CDR可以分为波特率采样CDR和过采样CDR。波特率采样CDR是指CDR采样频率等于输入数据的波特率。它通过后续的数字处理计算本地时钟和输入数据的相位误差。过采样CDR是指一个UI内采样个数是两个或多于两个。

波特率鉴相器相比于传统的过采样技术，由于其每个单元间隔只需要一个采样时钟，只有采样时钟速率的一半，因此十分适合基于ADC结构的高速CDR电路。CDR电路的结构中，四阶脉冲幅度调制波特率鉴相器(PAM4 BRPD)的增益(BRPD增益)对PAM4时钟恢复环中十分关键，BRPD增益不足将大幅减弱PAM4时钟恢复环的性能。然而针对目前的已有的BRPD，主要存在两个问题：①增益普遍都非常小；②缺少对PAM4 BRPD增益的线性化建模，导致在时钟恢复环的关键参数设计时缺乏直观分析。针对以上2个问题，如何有效提高PAM4BRPD增益，建立PAM4 BRPD增益参数模型成为亟待解决的关键技术问题。

发明内容

本发明要解决的技术问题：针对现有技术的上述问题，提供一种四阶脉冲幅度调制波特率鉴相方法、CDR电路及接收机，本发明能够实现对所有的单调变化都能得到相位信息，实现BRPD高增益，并可使得CDR电路有着更高的转换密度和更低的抖动，且很容易的用数字电路实现。

为了解决上述技术问题，本发明采用的技术方案为：

一种四阶脉冲幅度调制波特率鉴相方法，包括：

S101，根据3个相邻的采样数据D(n-1)、D(n)和D(n+1)确定斜度信息；

S102，根据采样数据的采样点区域确定3个相邻的误差类型E(n-1)、E(n)和E(n+1)，若E(n)为有效误差类型，则根据E(n)和结合斜度信息得到第n个采样数据D(n)的鉴相结果；若E(n)为无效误差类型、E(n-1)或E(n+1)为有效误差类型时，则根据为有效误差类型的E(n-1)或E(n+1)结合斜度信息得到第n个采样数据D(n)的鉴相结果。

可选地，步骤S102中根据采样数据的采样点区域确定3个相邻的误差类型E(n-1)、E(n)和E(n+1)时，采样点区域按照电压按照从小到大的顺序被划分为连续分布的I区～VII区，若采样数据的采样点区域位于IV区则对应的误差类型为第一种误差类型，若采样数据的采样点区域位于I区、VII区、III区或V区则对应的误差类型为第二种误差类型，若采样数据的采样点区域位于II区或VI区则对应的误差类型为第三种误差类型，所述有效误差类型是指第一种误差类型和第三种误差类型，所述无效误差类型是指第二种误差类型。

可选地，所述误差类型的编码包括00、11、01共三种，其中00表示第一种误差类型、11表示第三种误差类型、01则表示第二种误差类型。