[发明专利]一种载流子存储沟槽型双极晶体管结构及其制造方法

说明书

本发明公开一种载流子存储沟槽型双极晶体管结构及其制造方法。通过在传统CSTBT器件结构的基础上引入深槽发射极，并在N型掺杂的载流子存储层的下方，沟槽结构底部的外围区域形成P型层，有效解决了传统CSTBT的击穿电压过小、导通功耗大、关断损耗过高等问题。

技术领域

本发明涉及功率半导体技术领域，具体涉及一种载流子存储沟槽型双极晶体管结构及其制造方法。

背景技术

电子电力技术是对电能功率进行变化和控制的技术，所以电力电子器件也被称为功率半导体器件。高性能功率半导体器件可以大大提高能源传输效率和能源利用效率。IGBT是MOSFET控制的双极结型晶体管(BJT)，它结合了功率MOSFET的驱动功率小和BJT的低导通压降等优点，具有高输入阻抗和低开关损耗等特点。目前IGBT成为现代电力电子技术的主导器件之一。

IGBT等效电路是nMOS管和PNP级联形式。电流放大通过PNP实现，导通压降(Von)由少子注入后的电导调制降低，但这些大量的少子也影响了器件的关断。最终形成了Von和关断损耗(Eoff)间的折衷关系。载流子存储层结构的沟槽型双极型晶体管(CSTBT)结构极大的优化器件的这一折衷关系，成为IGBT器件发展史的一大突破。在P型基区(base)下方引入N型的载流子存储层(N-CS区)，N-CS区与N-drift区形成的空穴势垒会将空穴阻挡在N-drift区，进而提高整个N-drift区的非平衡载流子浓度和电导调制，降低器件的导通压降，并且CSTBT的导通压降随着CS层掺杂浓度的增加而降低。传统CSTBT结构受制于高浓度的N-CS层将击穿电压大幅降低，使得CSTBT的导通、关断损耗和安全工作区等性能大幅度降低。

发明内容

本发明提出一种载流子存储沟槽型双极晶体管结构及其造方法，通过引入深槽发射极和P型层，来解决传统CSTBT的击穿电压过小、导通功耗大、关断损耗过高等问题。

本发明的载流子存储沟槽型双极晶体管结构制造方法包括以下步骤：在N^-掺杂的硅衬底的上部形成P阱区；在所述P阱区下方形成N型掺杂的载流子存储层；

对硅衬底进行刻蚀，刻蚀出两个彼此间隔的第一沟槽，使其贯穿P阱区和N型掺杂的载流子存储层；在第一沟槽底部的外围区域形成第一P型层；形成第一栅氧层，使其覆盖第一沟槽底部和侧壁以及P阱区的上表面；在所述第一栅氧层上淀积第一多晶硅层，并使其完全填充第一沟槽，作为栅电极；随后进行化学机械抛光，以硅衬底为截止层；

在两个第一沟槽之间刻蚀出第二沟槽，使其贯穿P阱区和N型掺杂的载流子存储层；在第二沟槽底部的外围区域形成第二P型层；形成第二栅氧化层，使其覆盖第二沟槽底部和侧壁以及器件上表面；在第二栅氧化层上淀积形成第二多晶硅层，并使其完全填充第二沟槽，形成深槽发射极，随后进行化学机械抛光，以硅衬底为截止层；

在邻接第一沟槽，且位于第二沟槽和第一沟槽之间的部分P阱区上部形成N⁺发射区；在除N⁺发射区外的P阱区的其他区域的上部形成P⁺发射区；在第一沟槽和第二沟槽上方形成第三氧化层；

随后淀积第三多晶硅层，使之覆盖器件上表面，作为发射极；再淀积第四氧化层，使之覆盖第三多晶硅层；在硅衬底背部形成P型集电区；在P型集电区上方形成N型场阻止层，其中，所述第一P型层和第二P型层均位于N型载流子存储层之下，且彼此间隔，不相接；深槽发射极、第二P型层、N型掺杂的载流子存储层和P阱区构成自偏置pMOS。

本发明的载流子存储沟槽型双极晶体管结构制造方法中，优选为，所述第二沟槽的深度比所述第一沟槽的深度大。