[发明专利]基于符号级小数内插的扩频系统位定时同步方法及系统

说明书

本发明公开了一种基于符号级小数内插的扩频系统位定时同步方法及系统，该方法在扩频系统的接收端在最佳采样点位置每次取一个扩频周期的样点序列进行抽取及解扰解扩，然后进行位定时误差估计及符号级小数内插，通过迭代，最终完成位定时同步；抽取包括早门抽取和迟门抽取，对样点序列分别进行N倍抽取，N为上采样倍数，符号级小数内插将解扰解扩后的数据经过三次拉格朗日多项式内插滤波器；本发明将样点级的小数内插转化为符号级的小数内插，逐符号计算出所需的信号采样值，将位定时误差估计的结果平均到样点，再进行位定时调整，既保证估计精度，又降低了算法复杂度，从而降低程序处理时间，保证数据流的有序处理，保证了在DSP平台的工程实现。

技术领域

本发明涉及一种扩频系统位定时同步方法及系统，尤其是基于符号级小数内插的扩频系统位定时同步方法及系统。

背景技术

随着技术的发展，WCDMA移动通信系统被广泛应用于社会生活的各个领域。相当数量的国家和地区将WCDMA等3G通信系统作为应急条件下军事通信系统的有效补充。因此，WCDMA系统下信号的位定时同步对于高性能的数字接收机尤为重要。位定时同步一般包括两个过程：位定时误差估计和位定时调整。前者从所接收的信号中采用常用的估计算法估计出位定时误差信息，后者利用前者的估计结果采用内插的方式计算出所需的信号样值去调整。

传统的基于样点的内插方式，可以满足系统的精度要求，但是对于采样速率较高的扩频系统来说，运算复杂度高，尤其在DSP开发平台程序处理时间长，流水排不开，导致待处理数据大量堆积，最终数据整段漏掉，严重影响接收机性能。例如专利CN108768604B公开了一种用于PCM/FM多符号检测的低复杂度位同步方法，用多符号检测的似然比作为定时估计的统计变量，然后直接利用传统PCM/FM限幅鉴频接收机中的定时同步环路来实现位同步，对于N个符号的MSD，需要本地复数相关器共2N个支路。当N值较大时，算法复杂度呈指数增加；且多个支路并行运算的思想适用于FPGA平台处理，对于DSP串行处理平台现有的技术并不能兼顾。

发明内容

发明目的：本发明的目的是提供一种保证精度和性能的同时，降低复杂度和程序运行时间的基于符号级小数内插的扩频系统位定时同步方法及系统，实现了DSP串行处理平台的位定时同步。

技术方案：本发明所述的基于符号级小数内插的扩频系统位定时同步方法，在扩频系统的接收端在最佳采样点位置在扩频系统的接收端在最佳采样点位置每次取一个扩频周期的样点序列进行抽取及解扰解扩，然后进行位定时误差估计及符号级小数内插，通过迭代，最终完成位定时同步；

所述符号级小数内插包括将解扰解扩后的数据经过内插滤波器得到内插后的信号样值Inter_out；

其中，h(n)为三次拉格朗日多项式内插滤波器系数，n为内插滤波器系数的位数，DESS_out(n)为解扰解扩后的数据，μ的初始值为0，通过下式进行更新：

μ(i)＝μ(i-1)+DLL_out(i)/M*N

DLL_out(i)为位定时误差估计值进行环路滤波后的结果，i表示符号数，一个扩频周期包含M个码片，每个码片有N个采样点。

进一步地，所述在扩频系统的接收端在最佳采样点位置每次取一个扩频周期的样点序列进行抽取及解扰解扩中，所述抽取包括早门抽取和迟门抽取；

设置N个包含M+1个样点的缓存空间，每次更新缓存空间时，每个缓存空间的第M+1位置数据缓存在第1位置，第n'个缓存空间从第n'个样点开始进行N倍抽取得到的M个样点，缓存在第2到M+1位置，n'＝1,2,…,N；