[发明专利]一种用于高复杂度IP的验证平台、方法、设备及介质

说明书

本发明涉及芯片设计领域，尤其涉及一种用于高复杂度IP的验证平台、方法、设备及介质。用于高复杂度IP的验证平台包括：DUT顶层，所述DUT顶层中部署多个子功能模块；与每个所述子功能模块一一对应的子验证环境，所述子验证环境包括监测器、参考模型、检查器和驱动器；与每个所述子功能模块一一对应的子模块接口，所述子模块接口用于根据验证需求调整对应的子验证环境中的所述监测器、所述参考模型、所述检查器和所述驱动器的工作模式。本发明的方案减少了不同层级验证时的重复工作量，统一了各模块的验证环境结构及激励约束，降低了不同模块负责人之间理解的偏差而导致未能及时发现缺陷的概率，减少了不同经验工程师之间验证环境的差异性，缩短了验证周期。

技术领域

本发明涉及芯片设计领域，尤其涉及一种用于高复杂度IP的验证平台、方法、设备及介质。

背景技术

近年来，信息技术迅猛发展，芯片工艺飞速提升，随之蜂拥而来的各式各样的需求使得芯片设计的复杂度越来越高。如何制定合理、有效的验证策略，从而在保证验证质量的基础上，高效、快速的完成复杂芯片验证任务，解决芯片研发周期长、风险高等一系列问题，是每个芯片验证从业人员都要考虑的问题。

目前，在面对高复杂度IP设计时，为了保证验证质量与效率，一种普遍做法是根据功能的划分及复杂度不同，将该IP拆分为不同的子模块进行设计，并将每个模块的验证任务分给不同的验证工程师，分别开发各自验证环境及测试用例进行模块级验证，后续在子系统级的验证平台中进行各模块及整个IP的子系统级的功能验证。然而，采用上述方法进行验证时，仍不可避免地存在一些问题。如各模块验证人员之间存在的重复工作；不同设计、验证人员之间由于理解偏差而导致的模块之间交互问题以及一些不能及时发现甚至遗漏的缺陷；再加上工程师经验、理解的不同，在验证环境的水平及垂直复用上，都存在一定的偏差。这些问题都在一定程度上降低了验证工作的效率。

发明内容

有鉴于此，有必要针对以上技术问题，提供一种用于高复杂度IP的验证平台、方法、设备及介质。

根据本发明的第一方面，提供了一种用于高复杂度IP的验证平台，所述用于高复杂度IP的验证平台包括：

DUT顶层，所述DUT顶层中部署多个子功能模块；

与每个所述子功能模块一一对应的子验证环境，所述子验证环境包括监测器、参考模型、检查器和驱动器；

与每个所述子功能模块一一对应的子模块接口，所述子模块接口用于根据验证需求调整对应的子验证环境中的所述监测器、所述参考模型、所述检查器和所述驱动器的工作模式。

在一些实施例中，所述子模块接口通过宏或参数控制方式调整对应的子验证环境中的所述监测器、所述参考模型、所述检查器和所述驱动器的工作模式。

在一些实施例中，所述子模块接口根据如下规则调整对应的子验证环境中的所述监测器、所述参考模型、所述检查器和所述驱动器的工作模式：

响应于高复杂度IP的验证模式为部分IP验证，则要验证的子功能模块对应的子模块接口将对应的子验证环境中监测器、参考模型、检查器和驱动器均设置为active模式，其余不需要验证的子功能模块对应的子接口模块将对应的子验证环境中监测器、参考模型和检查器均设置为active模式、以及将驱动器设置为passive模式；

响应于高复杂度IP的验证模式为全IP验证，则通过各个子功能模块对应的子功能模块接口将对应的子验证环境中监测器、参考模型和检查器均设置为active模式，以及驱动器设置为passive模式。

在一些实施例中，所述用于高复杂度IP的验证平台进一步包括：顶层接口；

在高复杂度IP的验证模式为全IP验证时，整个IP的驱动由顶层驱动器通过所述顶层接口实现。

在一些实施例中，所述部分IP验证包括单模块验证和多模块联合验证。