[发明专利]一种PWM调光电路及调光芯片

权利要求书

1.一种PWM调光电路，其特征在于，包括：

PMW信号采样模块，用于在时钟信号的双沿采集PWM信号的信号值，所述信号值包括高电平值和低电平值；

PWM信号边沿检测模块，用于检测所述PWM信号的上升沿标志信号和下降沿标志信号；

调光编码确定模块，与所述PWM信号采样模块和所述PWM信号边沿检测模块相连，用于根据所述PWM信号的上升沿标志信号和下降沿标志信号，以及所述PWM信号的信号值，确定PWM信号的各周期中所述高电平值的计数数量和所述信号值的计数总量之间的比值，并根据所述比值确定调光编码。

2.根据权利要求1所述的调光电路，其特征在于，所述PWM信号采样模块包括：

第一采样模块，用于在所述时钟信号的上升沿采集所述PWM信号的信号值；

第二采样模块，用于在所述时钟信号的下降沿采集所述PWM信号的信号值。

3.根据权利要求2所述的调光电路，其特征在于，所述第一采样模块包括第一寄存器，所述第一寄存器用于接收所述时钟信号，并在所述时钟信号的上升沿采集所述PWM信号的信号值；

所述第二采样模块包括第二寄存器，所述第二寄存器用于接收所述时钟信号的反向信号，并在所述反向信号的上升沿采集所述PWM信号的信号值。

4.根据权利要求2所述的调光电路，其特征在于，所述调光编码确定模块包括：

第一计数模块，与所述第一采样模块、所述第二采样模块和所述PWM信号边沿检测模块相连，用于确定所述PWM信号各周期中所述高电平值的计数数量；

第二计数模块，与所述第一采样模块、所述第二采样模块和所述PWM信号边沿检测模块相连，用于确定所述PWM信号各周期中所述低电平值的计数数量；

加法模块，与所述第一计数模块和所述第二计数模块相连，用于对所述高电平值的计数数量和所述低电平值的计数数量进行累加，以得到所述信号值的计数总量；

除法模块，与所述第一计数模块和所述加法模块相连，用于对所述高电平值的计数数量和所述信号值的计数数量进行相除，以得到所述高电平值的计数数量和所述计数总量的比值。

5.根据权利要求4所述的调光电路，其特征在于，第一计数模块包括：

第一加法器，所述第一加法器的第一输入端与所述第一采样模块的输出端相连，第二输入端通过第一反相器与所述第二采样模块的输出端相连；

第三寄存器，所述第三寄存器的输入端与所述第一加法器的输出端相连，信号控制端用于接收时钟信号；

并且，第二计数模块包括：

第二加法器，所述第二加法器的第一输入端与所述第二采样模块的输出端相连，第二输入端通过第二反相器与所述第一采样模块的输出端相连；

第四寄存器，所述第四寄存器的输入端与所述第二加法器的输出端相连，信号控制端用于接收时钟信号。

6.根据权利要求5所述的调光电路，其特征在于，所述加法模块包括：

第三加法器，所述第三加法器的第一输入端与所述第三寄存器的第一输出端相连，第二输入端与所述第四寄存器的输出端相连；

第五寄存器，所述第五寄存器的输入端与所述第三加法器的输出端相连，控制信号端用于接收所述时钟信号；

并且，所述除法模块包括：

除法器，所述除法器的除数输入端与所述第五寄存器的输出端相连，所述除法器的被除数输入端与所述第三寄存器的第二输出端相连；

第六寄存器，所述第六寄存器的输入端与所述除法器的输出端相连。

7.根据权利要求4所述的调光电路，其特征在于，所述PWM信号边沿检测模块包括：

第一边沿检测模块，用于检测所述PWM信号的上升沿标志信号；

第二边沿检测模块，用于检测所述PWM信号的下降沿标志信号；

其中，所述调光编码确定模块中的所述第一计数模块、所述加法模块和所述除法模块分别与所述第一边沿检测模块相连，所述调光编码确定模块中的所述第二计数模块与所述第二边沿检测模块相连。