[发明专利]一种SPAD阵列制备方法和SPAD芯片

说明书

本申请涉及半导体领域，公开了一种SPAD阵列制备方法，包括在衬底表面沉积第一介质层和第二介质层；在第二介质层表面涂覆图形化光刻胶；刻蚀第二介质层形成图形化第二介质层；利用图形化第二介质层和图形化光刻胶的遮挡，对衬底进行掺杂形成PN结；烧结图形化光刻胶，形成开口变大的图形化光刻胶；以开口变大的图形化光刻胶作为掩膜，刻蚀图形化第二介质层，并在处理后图形化第二介质层的开口区域形成第三介质层；去除处理后图形化第二介质层，并利用第三介质层的遮挡对衬底进行掺杂，形成深P型阱；去除第一介质层和第三介质层；进行后续工艺处理，得到SPAD阵列。本申请只需进行一次光刻和一个光罩，降低制作成本，同时降低工艺难度。

技术领域

本申请涉及半导体领域，特别是涉及一种SPAD阵列制备方法和SPAD芯片。

背景技术

SPAD(Single Photon Avalanche Diode，单光子雪崩二极管)是工作在击穿电压上的雪崩光电二极管，具有高灵敏度、低功耗、高探测效率等优点。

为了提升SPAD的光子探测效率(photon detection efficiency，PDE)，同时降低暗计数率(dark count rate，DCR)，可以在SPAD的PN结两侧形成深P型阱(deep p well)。在制备过程中，需要在衬底上形成一层图形化光刻胶，并以该图形化光刻胶作为掩膜进行P型和N型离子注入形成PN结，再将该层图形化光刻胶去除。在形成P型阱时需要再次形成一层图形化光刻胶，将不需要离子注入的区域遮挡，离子注入形成P型阱后再将图形化光刻胶去除。所以在制备过程中，需要制作两次图形化光刻胶，需要两个光罩，导致制作成本增加；并且，还存在PN结与P型阱对准的问题，工艺控制难度增加。

因此，如何解决上述技术问题应是本领域技术人员重点关注的。

发明内容

本申请的目的是提供一种SPAD阵列制备方法和SPAD芯片，以降低制作成本和工艺难度。

为解决上述技术问题，本申请提供一种SPAD阵列制备方法，包括：

在衬底的表面依次沉积层叠的第一介质层和第二介质层；

在所述第二介质层的表面涂覆图形化光刻胶；

以所述图形化光刻胶作为掩膜，刻蚀所述第二介质层形成图形化第二介质层；

利用所述图形化第二介质层和所述图形化光刻胶的遮挡，对所述衬底依次进行N型掺杂和P型掺杂，形成PN结，一个SPAD单元包括一个PN结；

烧结所述图形化光刻胶，形成开口变大的图形化光刻胶；

以所述开口变大的图形化光刻胶作为掩膜，刻蚀所述图形化第二介质层，形成处理后图形化第二介质层；

去除所述开口变大的图形化光刻胶，并在所述处理后图形化第二介质层的开口区域形成第三介质层；所述第三介质层的上表面与所述处理后图形化第二介质层的上表面齐平；

通过湿法刻蚀去除所述处理后图形化第二介质层，并利用所述第三介质层的遮挡，对所述衬底进行P型掺杂，形成深P型阱；

去除所述第一介质层和所述第三介质层；

进行后续工艺处理，得到SPAD阵列。

可选的，去除所述开口变大的图形化光刻胶之后，还包括：

对所述处理后图形化第二介质层做后退处理，形成开口变大的处理后图形化第二介质层。

可选的，在处理后图形化第二介质层的开口区域形成第三介质层包括：

沉积所述第三介质层，并对所述第三介质层进行抛光磨平。