[发明专利]一种高电源电压抑制比运算放大器

权利要求书

1.一种高电源电压抑制比运算放大器，其特征在于，第一级为输入级；第二级为带有PSRR enhance模块的前馈级，PSRR enhance模块的结构由电阻R1、电容C1、运算放大器A1、PMOS管PMff、PMOS管PM19组成，该结构应用为在中、低频段时降低电源到输出端的增益来提高中、低频段的PSRR；第三级为带前馈偏置的推挽输出级；放大器的主要补偿方式由电容C2构成。

2.如权利要求1所述一种高电源电压抑制比运算放大器，其特征在于第一级输入级包括偏置电流源和全差分折叠式共源共栅结构。

3.根据权利要求2所述的一种高电源电压抑制比运算放大器，其特征在于第一级输入级其中偏置电流源由PMOS管PM1、PMOS管PM2组成，其中全差分折叠式共源共栅结构由PMOS管PM3、PMOS管PM4、PMOS管PM5、PMOS管PM6、PMOS管PM7、PMOS管PM8、NMOS管NM1、NMOS管NM2、NMOS管NM3、NMOS管NM4组成，PMOS管PM1的源端和电源VDD连接，PMOS管PM1的栅端和偏置电压VB1连接，PMOS管PM1的漏端和PMOS管PM2的源端连接，PMOS管PM2的栅端和偏置电压VB2连接，PMOS管PM2的漏端和PMOS管PM3、PMOS管PM4的源端连接，PMOS管PM3的栅端接输入信号VIN-，PMOS管PM4的栅端接输入信号VIN+，PMOS管PM3的漏端和NMOS管NM1的漏端、NMOS管NM3的源端连接，PMOS管PM4的漏端和NMOS管NM2的漏端、NMOS管NM4的源端连接，NMOS管NM1、NMOS管NM2的源端和地VSS连接，NMOS管NM1、NMOS管NM2的栅端和偏置电压VB4连接，NMOS管NM3、NMOS管NM4的栅端和偏置电压VB3连接，NMOS管NM3的漏端和PMOS管PM7的漏端、PMOS管PM5的栅端、PMOS管PM6的栅端、PMOS管PM10的栅端连接，NMOS管NM4的漏端和PMOS管PM8的漏端、PMOS管PM9的栅端、电容C2连接，PMOS管PM7、PMOS管PM8的栅端和偏置电压VB2连接，PMOS管PM7的源端和PMOS管PM5的漏端连接，PMOS管PM8的源端和PMOS管PM6的漏端连接，PMOS管PM5、PMOS管PM6的源端和电源VDD连接。

4.如权利要求1所述一种高电源电压抑制比运算放大器，其特征在于所述第二级带有PSRR enhance模块的前馈级由电流镜结构，前馈部分和PSRR enhance模块组成。

5.根据权利要求4所述的一种高电源电压抑制比运算放大器，其特征在于第二级带有PSRR enhance模块的前馈级其中第一级即输入级和第二级即带有PSRR enhance模块的前馈级的连接由PMOS管PM9实现，其中电流镜结构由NMOS管NM5、NMOS管NM6组成，其中前馈部分由PMOS管PM10实现，其中PSRR enhance模块由电阻R1、电容C1、运算放大器A1、PMOS管PMff、PMOS管PM19组成，PMOS管PM9的源端和电源VDD连接，PMOS管PM9的漏端和NMOS管NM5的漏端、NMOS管NM5的栅端、NMOS管NM6的栅端连接，NMOS管NM5、NMOS管NM6的源端和地VSS连接，NMOS管NM6的漏端和PMOS管PM10的漏端、PMOS管PM16的漏端、NMOS管NM9的源端、NMOS管NM12的栅端连接，PMOS管PM10的源端和电源VDD连接，电阻R1一端和偏置电压Vbias连接，电阻R1的另一端和电容C1的一端、运算放大器A1的同向端连接，电容C1的另一端和地VSS连接，运算放大器A1的反向端和PMOS管PMff的栅端、PMOS管PMff的漏端、PMOS管PM19的源端连接，运算放大器A1的输出端和PMOS管PM19的栅端连接，PMOS管PMff的源端和电源VDD连接。

6.如权利要求1所述一种高电源电压抑制比运算放大器，其特征在于，所述第三级即前带前馈偏置的CLASS-AB推挽输出级由偏置电流源和输出管的前馈偏置、输出管组成。

7.如权利要求6所述一种高电源电压抑制比运算放大器，其特征在于，所述第三级即前带前馈偏置的CLASS-AB推挽输出级其中偏置电流源由PMOS管PM11、PMOS管PM12、PMOS管PM13、PMOS管PM14、NMOS管NM10、NMOS管NM11组成，其中输出管的前馈偏置由PMOS管PM15、PMOS管PM16、PMOS管PM17、NMOS管NM7、NMOS管NM8、NMOS管NM9组成，其中输出管由PMOS管PM18、NMOS管NM12组成，PMOS管PM11的源端和电源VDD连接，PMOS管PM12的源端和电源VDD连接，PMOS管PM11的栅端和偏置电压VB1连接，PMOS管PM12的栅端和偏置电压VB1连接，PMOS管PM11的漏端和PMOS管PM13的源端连接，PMOS管PM12的漏端和PMOS管PM14的源端连接，PMOS管PM13的栅端和偏置电压VB2连接，PMOS管PM14的栅端和偏置电压VB2连接，PMOS管PM13的漏端和NMOS管NM8的漏端、NMOS管NM8的栅端、NMOS管NM9的栅端连接，PMOS管PM14的漏端和PMOS管PM16的源端、PMOS管PM18的栅端、PMOS管PM19的漏端、NMOS管NM9的漏端连接，NMOS管NM8的源端和NMOS管NM7的漏端、NMOS管NM7的栅端连接，NMOS管NM7的源端和地VSS连接，PMOS管PM15的源端和电源VDD连接，PMOS管PM15的栅端和PMOS管PM15的漏端、PMOS管PM17的源端连接，PMOS管PM17的栅端和PMOS管PM17的漏端、NMOS管NM10的漏端连接，NMOS管NM10的栅端和偏置电压VB3连接，NMOS管NM10的源端和NMOS管NM11的漏端连接，NMOS管NM11的栅端和偏置电压VB4连接，NMOS管NM11的源端和地VSS连接，PMOS管PM18的源端和电源VDD连接，PMOS管PM18的漏端和电容C2、NMOS管NM12的漏端、VOUT输出端连接，NMOS管NM12的源端和地VSS连接。