[发明专利]功率半导体器件、半导体芯片和半导体芯片的制备方法

说明书

本公开涉及一种功率半导体器件、半导体芯片和半导体芯片的制备方法。功率半导体器件包括：第一掺杂区，第一掺杂区被配置为经由设于该第一掺杂区上方的漏极接触接收漏极信号；栅极结构，栅极结构包括栅介质层和栅电极，栅介质层的第一栅介质部分覆盖在第一掺杂区的一部分的上方，以及栅电极覆盖在栅介质层的上方；第一隔离区，第一隔离区嵌设于第一掺杂区中，且第一隔离区在横向方向上位于漏极接触的靠近栅极结构的一侧上；以及第一拓扑材料层，第一拓扑材料层包括插置于第一掺杂区与第一隔离区之间的第一拓扑材料部分，其中，第一拓扑材料层的导电性质随着栅电极的电位的变化而变化。

技术领域

本公开涉及半导体技术领域，更具体地，涉及一种功率半导体器件、半导体芯片和用于半导体芯片的制备方法。

背景技术

作为一种功率半导体器件，横向扩散金属氧化物半导体(LDMOS)晶体管受到了广泛的关注。为了提高LDMOS晶体管在关态下抵抗高电压(Blocking voltage,BV)的能力，还可以在LDMOS晶体管中设置浅槽隔离(STI)。然而，在这种基于STI的LDMOS晶体管中，由于隔离区的设置，导致其开态电阻(Ron)增大，对晶体管的性能造成了不良影响。因此，存在对这种功率半导体器件进行改进的需求。

发明内容

本公开的目的之一在于提供一种功率半导体器件、半导体芯片和用于半导体芯片的制备方法，其中通过设置拓扑材料层来改善器件的性能。

根据本公开的第一方面，提供了一种功率半导体器件，包括：

第一掺杂区，所述第一掺杂区被配置为经由设于该第一掺杂区上方的漏极接触接收漏极信号；

栅极结构，所述栅极结构包括栅介质层和栅电极，所述栅介质层的第一栅介质部分覆盖在所述第一掺杂区的一部分的上方，以及所述栅电极覆盖在所述栅介质层的上方；

第一隔离区，所述第一隔离区嵌设于所述第一掺杂区中，且所述第一隔离区在横向方向上位于所述漏极接触的靠近所述栅极结构的一侧上；以及

第一拓扑材料层，所述第一拓扑材料层包括插置于所述第一掺杂区与所述第一隔离区之间的第一拓扑材料部分，其中，所述第一拓扑材料层的导电性质随着所述栅电极的电位的变化而变化。

在一些实施例中，所述第一拓扑材料层被配置为在所述功率半导体器件开启时处于导通状态，以及在所述功率半导体器件关断时处于绝缘状态。

在一些实施例中，在所述功率半导体器件开启时，所述第一拓扑材料层的电阻率小于所述第一掺杂区的电阻率；和/或

在所述功率半导体器件关断时，所述第一拓扑材料层的电阻率大于所述第一隔离区的电阻率。

在一些实施例中，所述第一拓扑材料层由以下中的至少一者形成：钼的硫化物、锡的硫化物、硒的硫化物、钨和硒的化合物、以及石墨烯。

在一些实施例中，所述第一拓扑材料层包括一层至五层二维原子层。

在一些实施例中，所述第一拓扑材料层与所述漏极接触直接电连接；和/或

所述第一拓扑材料层与所述源极接触直接电连接。

在一些实施例中，所述第一掺杂区与所述第一隔离区之间的整个界面都被所述第一拓扑材料部分覆盖。

在一些实施例中，所述第一拓扑材料层还包括插置于所述第一掺杂区与所述栅介质层之间的第二拓扑材料部分。

在一些实施例中，所述功率半导体器件还包括：

第二掺杂区，所述第二掺杂区在横向方向上与所述第一掺杂区相邻接，所述第二掺杂区的掺杂类型与所述第一掺杂区的掺杂类型相反，且所述第二掺杂区被配置为经由设于该第二掺杂区上方的源极接触接收源极信号；以及