[发明专利]一种FPGA仿真验证方法、装置、电子设备及存储介质

权利要求书

1.一种现场可编程门阵列FPGA仿真验证方法，其特征在于，包括：

将测试数据输入至虚拟上行接口，并接收所述虚拟上行接口输出的第一输出数据，其中，所述虚拟上行接口是对目标物理设备的上行硬件接口进行虚拟化处理获得的，所述目标物理设备是待验证FPGA的待安装设备；

将所述第一输出数据输入至FPGA仿真模块进行数据处理，并接收所述FPGA仿真模块输出的第二输出数据，其中，所述FPGA仿真模块是对所述待验证FPGA的目标逻辑功能的仿真；

将所述第二输出数据输入至虚拟下行接口，并接收所述虚拟下行接口输出的第三输出数据，其中，所述虚拟下行接口是对所述目标物理设备的下行硬件接口进行虚拟化处理获得的；

基于所述第一输出数据、所述第二输出数据和所述第三输出数据，结合其各自对应的预期标准数据，获得所述待验证FPGA的仿真验证结果。

2.如权利要求1所述的方法，其特征在于，所述将测试数据输入至虚拟上行接口之前，所述方法还包括：

将目标物理设备的上行硬件接口的物理资源，抽象成对应的第一逻辑资源，并基于所述第一逻辑资源，生成所述上行硬件接口对应的虚拟上行接口；

将目标物理设备的下行硬件接口的物理资源，抽象成对应的第二逻辑资源，并基于所述第二逻辑资源，生成所述下行硬件接口对应的虚拟下行接口。

3.如权利要求1所述的方法，其特征在于，所述将测试数据输入至虚拟上行接口，包括：

基于虚拟上行接口的属性信息，确定传输测试数据的物理接口；

将所述测试数据通过所述物理接口转发至所述虚拟上行接口。

4.如权利要求1-3任一项所述的方法，其特征在于，所述将所述第一输出数据输入至FPGA仿真模块进行数据处理，并接收所述FPGA仿真模块输出的第二输出数据，包括：

对所述待验证FPGA的逻辑开发程序进行编译，获得所述逻辑开发程序对应的逻辑动态链接库；

调用FPGA仿真工具对所述逻辑动态链接库进行加载；

将所述第一输出数据输入至所述FPGA仿真工具，获得所述FPGA仿真工具采用所述逻辑动态链接库处理后输出的第二输出数据。

5.如权利要求4所述的方法，其特征在于，所述基于所述第一输出数据、所述第二输出数据和所述第三输出数据，结合其各自对应的预期标准数据，获得所述待验证FPGA的仿真验证结果，包括：

若所述第一输出数据、所述第二输出数据和所述第三输出数据，满足以下至少一个条件，则确定所述待验证FPGA的仿真验证结果为异常：

所述第一输出数据与其对应的第一标准数据不一致；

所述第二输出数据与其对应的第二标准数据不一致；

所述第三输出数据与其对应的第三标准数据不一致。

6.如权利要求5所述的方法，其特征在于，所述确定所述待验证FPGA的仿真验证结果为异常之后，所述方法还包括：

若所述仿真验证结果表征所述虚拟上行接口异常，则基于保存的所述虚拟上行接口对应的第一调试信息，确定所述虚拟上行接口相关的异常问题；

若所述仿真验证结果表征所述目标逻辑功能异常，则基于所述FPGA仿真工具保存的仿真波形图，确定所述目标逻辑功能中的异常问题；

若所述仿真验证结果表征所述虚拟下行接口异常，则基于保存的所述虚拟上行接口对应的第二调试信息，确定所述虚拟下行接口相关的异常问题。