[发明专利]半导体深接触孔结构研磨方法

说明书

本申请涉及半导体技术领域，公开了一种半导体深接触孔结构研磨方法，包括提供一具有深接触孔的初始半导体结构；在第一研磨条件下，第一研磨盘研磨去除初始半导体结构的表面钨金属层和阻挡/黏附层，且暴露初始半导体结构的氮化硅阻挡层；在第二研磨条件下，第二研磨盘研磨去除氮化硅阻挡层及部分初始半导体结构的二氧化硅介电层，且暴露二氧化硅介电层及深接触孔的一端，深接触孔内填充有内部阻挡层和内部钨金属层；通过第三研磨盘研磨去除部分厚度的二氧化硅介电层、深接触孔内的内部阻挡层及内部钨金属层，得到研磨面平坦的目标半导体结构，本申请保证深接触孔结构平坦化效果，避免氮化硅残留及提高了产品电性。

技术领域

本申请涉及半导体技术领域，具体涉及一种半导体深接触孔结构研磨方法。

背景技术

在半导体集成电路制造工艺中，化学机械研磨（CMP）是化学腐蚀作用和机械去除作用相结合的工艺技术，是半导体制造工艺中可以实现表面全局平坦化的技术，传统的钨-CMP研磨工艺首先通过研磨盘及钨研磨液来研磨掉晶圆表面大部分钨，其次使用研磨盘精磨剩余的钨金属及阻挡层（barrier），最后通过研磨盘用阻挡层研磨液（slurry）研磨掉阻挡层及部分介电层二氧化硅。

但传统的钨-CMP研磨工艺并不适用于深接触孔的半导体结构研磨，深接触孔结构在蚀刻过程中要吃出十几微米或几十微米的超深孔时必须有一层硬掩膜层，否则会造成光阻不够及图形（pattern）损伤，即深接触孔结构在钨阻挡层的基础上多一层氮化硅的硬掩膜（hard mask），传统的钨-CMP研磨工艺对于氮化硅研磨率特别低，容易造成氮化硅研磨不掉或氮化硅残留，使得深接触孔结构刮伤严重，亦会导致钨残留，严重影响产品电性，这种情况需要改变。

发明内容

鉴于此，本申请提供一种半导体深接触孔结构研磨方法，针对晶圆深接触孔结构达到有效研磨和平坦化效果，避免氮化硅残留及提高产品电性。

为实现以上目的，根据第一方面，采用的技术方案为：

一种半导体深接触孔结构研磨方法，包括：

提供一初始半导体结构，所述初始半导体结构具有深接触孔；

在第一研磨条件下，第一研磨盘研磨去除所述初始半导体结构的表面钨金属层和阻挡/黏附层，且暴露所述初始半导体结构的氮化硅阻挡层；

在第二研磨条件下，第二研磨盘研磨去除所述氮化硅阻挡层及部分所述初始半导体结构的二氧化硅介电层，且暴露所述二氧化硅介电层及所述深接触孔的一端，所述深接触孔内填充有内部阻挡层和内部钨金属层；

通过第三研磨盘研磨去除部分厚度的所述二氧化硅介电层、所述深接触孔内的内部阻挡层及内部钨金属层，得到研磨面平坦的目标半导体结构。

本申请进一步设置为：所述在第一研磨条件下，第一研磨盘研磨去除所述初始半导体结构的表面钨金属层和阻挡/黏附层，具体包括：

通过终点侦测器设定所述初始半导体结构的氮化硅阻挡层为第一研磨停止层；

基于所述第一研磨停止层，所述第一研磨盘在所述第一研磨条件下，通过钨研磨液研磨所述表面钨金属层和所述阻挡/黏附层；

去除所述表面钨金属层和所述阻挡/黏附层后，暴露所述氮化硅阻挡层。

本申请进一步设置为：所述在第二研磨条件下，第二研磨盘研磨去除所述氮化硅阻挡层及部分所述初始半导体结构的二氧化硅介电层，具体包括：

通过终点侦测器设定所述初始半导体结构的二氧化硅介电层为第二研磨停止层；

基于所述第二研磨停止层，所述第二研磨盘在所述第二研磨条件下，通过氮化硅研磨液研磨所述氮化硅阻挡层；

去除所述氮化硅阻挡层后，暴露所述二氧化硅介电层；

在第三研磨条件下，通过第二研磨盘和氮化硅研磨液继续研磨部分所述二氧化硅介电层，暴露所述二氧化硅介电层及所述深接触孔的一端。