[发明专利]一种基于FPGA的双系冗余实时同步互补系统及方法

权利要求书

1.一种基于FPGA的双系冗余实时同步互补系统，其特征在于，包括：双系隔离采样输入电路、双系冗余输出电路和主控器FPGA数据同步监测电路，主控器FPGA数据同步监测电路包括主控器FPGA_A和主控器FPGA_B，

双系隔离采样输入电路的输出端DI-i-1、DI-i-2分别连接主控器FPGA_A信号输入端的1、2脚，

双系冗余输出电路的输出端VO-i-A、I-i-A分别连接主控器FPGA_A信号输入端的5、3脚，双系冗余输出电路的输出端VO-i-B、I-i-B分别连接主控器FPGA_B信号输入端的5、3脚，

主控器FPGA_A输出端的4脚连接双系冗余输出电路的Ctrl-i-A端，主控器FPGA_B输出端的4脚连接双系冗余输出电路的Ctrl-i-B端，

其中所述双系隔离采样输入电路包括：TVS1管、设于TVS1管后级的限流电阻R1、设于限流电阻R1后级的滤波电容C1、设于滤波电容C1后级的防反二极管D1、设于防反二极管D1后级的稳压二极管ZD1、设于稳压二极管ZD1后级的二极管光耦隔离器PC1、设于二极管光耦隔离器PC1后级的上拉电阻R2、设于上拉电阻R2后级的缓冲器IC1；

还包括：TVS2管、设于TVS2管后级的限流电阻R3、设于限流电阻R3后级的滤波电容C2、设于滤波电容C2后级的防反二极管D2、设于防反二极管D2后级的稳压二极管ZD2、设于稳压二极管ZD2后级的二极管光耦隔离器PC2、设于二极管光耦隔离器PC2后级的上拉电阻R4、设于上拉电阻R4后级的缓冲器IC2；

所述TVS1管并联接在隔离采样电路的正端DI_i+和负端DI_i-之间，并与限流电阻R1的一端相连，

限流电阻R1的另一端连接于防反二极管D1的正极，限流电阻R1的另一端同时连接滤波电容C1的正极，滤波电容C1的负极与隔离采样电路的负端DI_i -相连，滤波电容C1的负极同时与二极管光耦隔离器PC1的2脚相连，防反二极管D1的负极连接于稳压二极管ZD1的负极，

稳压二极管ZD1的正极与二极管光耦隔离器PC1的1脚相连，二极管光耦隔离器PC1的2脚与滤波电容C1的负极相连，二极管光耦隔离器PC1的3脚与上拉电阻R2的一端相连，二极管光耦隔离器PC1的4脚与GND相连，

上拉电阻R2的另一端与数字电源VCC相连，缓冲器IC1的输入端连接二极管光耦隔离器PC1的3脚，缓冲器IC1的输出端同时连接主控器FPGA_A和主控器FPGA_B的信号输入端DI-i-1；

所述TVS2管并联接在隔离采样电路的正端DI_i+和负端DI_i-之间，并与限流电阻R3的一端相连，

限流电阻R3的另一端连接于防反二极管D2的正极，限流电阻R3的另一端同时连接滤波电容C2的正极，滤波电容C2的负极与隔离采样电路的负端DI_i -相连，滤波电容C2的负极同时与二极管光耦隔离器PC2的2脚相连，防反二极管D2的负极连接于稳压二极管ZD2的负极，

稳压二极管ZD2的正极与二极管光耦隔离器PC2的1脚相连，二极管光耦隔离器PC2的2脚与滤波电容C2的负极相连，二极管光耦隔离器PC2的3脚与上拉电阻R4的一端相连，二极管光耦隔离器PC2的4脚与GND相连，

上拉电阻R4的另一端与数字电源VCC相连，缓冲器IC2的输入端连接二极管光耦隔离器PC2的3脚，缓冲器IC2的输出端同时连接主控器FPGA_A和主控器FPGA_B主控器的信号输入端DI-i-2。