[发明专利]具备低导通动态特性的外延材料层及其制备方法、器件

说明书

本发明公开了一种具备低导通动态特性的外延材料层及其制备方法、器件，该外延材料层的结构比较薄，不需要传统外延结构的应力释放层及高耐压调控层，通过直接把传统中外延结构缓冲层的结构去除，相当于把这外延结构的起到电子俘获的材料缺陷直接去除,从而实现低导通动态电阻特性，由于氮化镓沟道层本身漏电低，没有缓冲层漏电通道，所以也实现了高耐压，900V‑1200V，高达到1700伏，相比现有技术获得了较高的性能。

技术领域

本发明涉及半导体材料技术领域，尤其涉及具备低导通动态特性的外延材料层及其制备方法、器件。

背景技术

随着工业技术的发展，大功率、高电流密度、高转换效率的器件越来越符合未来绿色发展的社会要求。而第三代半导体氮化镓材料与器件具备高功率密度和强场等优异的物理物性，已经逐步在消费电子验收应用。但在工业控制应用端暂没有得到初步的验证，主要原因归于氮化镓材料的位错缺陷比较高带来的一些不稳定的问题，因为在现有的外延调控过程中，由于应力调控不可避免引入位错，其次，由于高耐压的要求，需要碳或者铁元素掺杂外延技术，从而增加了电子俘获的位错缺陷，进一步影响动态电阻的稳定性。

现有的传统外延材料技术路线，先是用金属有机气相外延生长技术MOCVD在衬底层上生长氮化铝缓冲层做为成核，再生长比较厚的外延应力缓冲层，形成外延结构的应力调控层，用于实现应力调控，提高耐压性，该外延应力缓冲层包括渐变铝镓氮、氮化镓或者氮化铝超晶格，进行碳元素、掺铁元素生长；接着进行氮化镓沟道层，铝镓氮势垒层，氮化镓帽层结构的外延材料结构的生长，由于该传统的外延结构包含了应力调控层及掺杂耐压层等缓冲层结构，使得材料中有比较多的位错和点缺席，这使得高压开关条件下，缓冲层会俘获沟通中的二维电子气电子，导致在下一个开关过程中电子不够时间回到沟道中，导致电阻变大而增加损耗。

发明内容

为了解决上述技术问题，本发明的目的在于提供具备低导通动态特性的外延材料层及其制备方法、器件，通过去掉传统的外延结构的应力调控层及掺杂耐压层的缓冲层结构，去除了由于缓冲层外延工艺引入的电子俘获缺陷，解决电子俘获缺陷的问题。

鉴于此，提供一种具备低导通动态特性的外延材料层，包括：

衬底材料层，用于作为外延材料层的生长基层；

三维结构成核层，生长在所述衬底材料层的上表面上；

外延功能层，生长在所述三维结构层远离所述衬底材料层的一面上。

进一步的，所述外延功能层由下往上依次包括氮化镓沟道层)，铝镓氮势垒层和氮化镓帽层。

进一步的，所述三维结构层为氮化铝3D成核层，用于提高所述氮化镓沟道层和所述铝镓氮势垒层的晶体质量。

进一步的，所述衬底材料层为硅衬底、碳化硅衬底、金刚石衬底或者蓝宝石衬底中的一种或者多种

进一步的，所述外延功能层的厚度小于等于500nm。

进一步的，所述衬底材料层的厚度为100μm-1500μm，其尺寸为2英寸-12英寸。

进一步的，所述三维结构成核层的厚度为50nm，其结构为三维柱状结构。

另外、提供一种低导通动态特性外延材料层的制备方法，包括以下步骤：

提供一衬底材料层，所述衬底材料层为蓝宝石衬底、硅衬底、碳化硅衬底或者金刚石衬底；

使用物理气相沉积法PVD形成一三维结构成核层；

使用金属有机化学气相沉积MOCVD在所述三维结构成核层进行外延功能层的生长。

进一步的，所述三维结构成核层为氮化铝3D成核层，为外延功能层提供成核；所述外延功能层由下往上依次包括氮化镓帽层、铝镓氮势垒层和氮化镓沟道层)。