[发明专利]一种差分时钟驱动电路开关过程中的毛刺消除方法及电路

说明书

本发明公开了一种差分时钟驱动电路开关过程中的毛刺消除方法及电路，其中方法包括：差分输入：基于时钟芯片的差分输入时钟信号产生同频同相的两对时钟信号，将一对时钟信号作为差分时钟输入至时钟主信号通路，并将另一对时钟信号作为同步采样时钟输入至时钟同步电路；时钟同步：通过两个D触发器选取同步采样时钟的上升沿或下降沿，在不同的时间点对被采样的使能信号进行时钟同步，对时钟主信号通路和输出级驱动电路进行控制；输出驱动：通过强拉控制电路在输出时钟被关闭时对输出进行强制上拉或下拉控制，并通过输出驱动电路为传递时钟主信号通路的时钟信号，并对外输出时钟信号。本发明可实现输出时钟在关闭和打开的时候无毛刺出现。

技术领域

本发明涉及时钟芯片设计技术领域，尤其涉及一种差分时钟驱动电路开关过程中的毛刺消除方法及电路。

背景技术

时钟buffer(缓冲器)芯片的应用场景中，对时钟buffer输出的时钟频率、jitter(抖动/偏移)的性能有着较高的要求，这些要求在时钟buffer正常工作的时候能够比较容易满足。但是有些应用场景不仅要求时钟buffer输出的时钟在正常工作的时候满足相应的性能要求，甚至在打开以及关断时钟buffer输出的过程中都需要保证输出时钟频率、jitter满足相应的性能要求。然而实际当中，很多时钟buffer产品在其内部驱动关闭以及打开的过程中，时钟buffer输出的时钟很容易出现glitch(毛刺)，这种glitch对输出的时钟的频率、jitter性能带来很大的影响。

如图1所示为常见的时钟buffer芯片的电路结构，CLKP和CLKN是时钟buffer芯片的差分输入时钟信号，PD是时钟buffer驱动电路的关断控制信号，BUFF模块可以当成两级反相器级联，DRIVER模块为输出级驱动电路。

当关断控制信号PD＝0的时候，时钟buffer芯片处在正常工作过程中，S2、S4导通，S1、S3断开，输出CLKP_OUT与CLKP是近似同频同相的信号(实际中，CLKP_OUT相对于CLKP一定的传输延时)，CLKN_OUT与CLKN是近似同频同相信号(实际中，CLKN_OUT相对于CLKN有一定的传输延时)；当PD＝1的时候，S2、S4关断，S1、S3导通，CLKP_OUT＝CLKN_OUT＝0。

实际上，关断控制信号PD在翻转(0到1或者1到0)过程中，CLK_OUT和CLK_OUTN会存在出现glitch的现象。

如图2所示，图虚线标记处就是glitch。当关断控制信号PD在CLKP高电平期间由0到1跳变，CLKP_OUT会出现了一个窄脉宽的glitch；PD在CLKP低电平期间由1到0跳变，CLKN_OUT会出现了一个窄脉宽的glitch。实际场景中，PD要么在CLKP高电平期间跳变或者是在CLKP低电平期间跳变，PD的跳变是一个随机的时间，所以常见的时钟buffer电路结构在打开和关闭输出时钟的时候，CLKP_OUT和CLKN_OUT一定会产生glitch。glitch的出现会改变当前周期内的时钟频率，并对输出时钟的jitter造成很大的影响。

发明内容

为了解决时钟芯片在输出时钟打开以及关闭过程中出现的毛刺问题，本发明提出一种差分时钟驱动电路开关过程中的毛刺消除方法及电路，采用D触发器进行时钟同步采样的技术方案，消除了时钟芯片在其内部驱动电路被打开以及被关闭的过程中出现的毛刺问题，实现了时钟的无毛刺输出。

本发明采用的技术方案如下：

一种差分时钟驱动电路开关过程中的毛刺消除方法，包括以下步骤：

S1.差分输入：基于时钟芯片的正向差分输入时钟信号CLKP产生同频同相的时钟信号CLKP_REF与CLKP_DRV，基于时钟芯片的负向差分输入时钟信号CLKN产生同频同相的时钟信号CLKN_REF与CLKN_DRV，其中时钟信号CLKP_DRV与CLKN_DRV互为差分时钟并输入至时钟主信号通路，时钟信号CLKP_REF与CLKN_REF互为差分时钟并作为同步采样时钟输入至时钟同步电路；