[发明专利]一种时间交错ADC的频域自适应滤波校准方法

说明书

本发明公开了一种时间交错ADC的频域自适应滤波校准方法，将TI‑ADC通道模型视作理想通道与误差通道的组合，对信号进行过采样，可以提取信号中的误差信号，通过高通滤波器提取出高频部分信号，用该部分信号作为频域自适应滤波器的期望信号，将频域自适应滤波器的期望信号和输入信号分成相同的一定大小的数据块，通过FFT转换到频率域后，执行梯度下降算法，更新频域自适应滤波器的滤波器系数，直至期望信号与输入信号的差的均方误差最小。本发明解决了传统基于时域自适应滤波器的TI‑ADC校正只能串行计算，无法充分发挥FPGA并行计算优势的缺点，在样本点数足够的情况下，能够实现高精度的采样信号校正，同时不失灵活性。同时，本发明大大降低了运算量且更适合于FPGA计算。

技术领域

本发明属于时间交错模数转换器(Time-interleaved Analog to DigitalConverter,TI-ADC)的误差校准技术领域，更为具体地讲，涉及一种时间交错ADC的频域自适应滤波校准方法，从频域角度对时间交错ADC的频响失配进行校准。

背景技术

近年来，ADC不断向高采样率、高分辨率方向发展，单片ADC的速率与精度己趋于当今设计与生产技术的顶端。为了在提高ADC的采样速率和分辨率，且同时拥有适中的硬件开销，目前一种主流的方式即是采用多通道时间交错(Time-interleaved)结构。

简单地说，TI-ADC结构就是利用多个子ADC对同一个模拟域的输入信号依次地采样，每个子ADC将各自采样到的模拟域信号转换为数字域信号，最后可以使用一个多路复用器将各个子ADC转换的数字域信号按照和输入采样一样的次序逐个输出。这样从整个TI-ADC系统来看，就如同是一个高速率、高性能的ADC单独工作。

然而，由于各个子ADC之间存在偏置失配、增益失配和时间失配等失配，严重限制了TI-ADC的转换精度。对TI-ADC的输出进行快速傅里叶变换(FFT)分析，我们可以观察到TI-ADC输出数字信号的频谱中包含了多个杂散(Spur)，这些杂散严重影响了TI-ADC的信噪比(SNR)、无杂散动态范围(SFDR)和有效位数(ENOB)等性能参数。

对于各个子ADC之间存在的适配，传统的校正采用基于时域自适应滤波器的TI-ADC校正方法，其只能串行计算，运算量大，无法充分发挥FPGA并行计算优势。

发明内容

本发明的目的在于克服现有基于时域自适应滤波器的TI-ADC校正方法的不足，针对时间失配和带宽失配等频率响应失配，提供一种时间交错ADC的频域自适应滤波校准方法，以降低运算量，发挥FPGA并行计算的优势，在频域上对自适应滤波器的系数进行计算，实现对采样通道频率响应失配的高速、高精度校正。

为实现上述发明目的，本发明时间交错ADC的频域自适应滤波校准方法，其特征在于，包括以下步骤：

(1)、在FPGA中布置一频域自适应滤波器，对TI-ADC输出信号y[n]，每N个点输出信号在频域进行一次权值迭代计算，得到误差信号估计

1.1)、计算输入向量

对于第k次迭代，首先进行新旧信号组合，得到2N长度的数据序列：

y[kN-N],…,y[kN-1],y[kN],…,y[kN+N-1]

其中，y[kN-N],…,y[kN-1]是旧信号，y[kN],…,y[kN+N-1]是新信号；

然后进行快速傅里叶变换，得到输入向量

其中，fft表示快速傅里叶变换；

1.2)、计算频域自适应滤波器的输出为：