[发明专利]一种SGT MOS工艺TVS器件及其制造方法

说明书

本发明提供了一种TVS器件及其制造方法，其中TVS器件包括：基板主体，基板主体包括第一导电类型的衬底和形成在衬底上的异质外延层，基板主体包括元胞区、触发区和终端区；元胞区中形成有MOS管，触发区中形成有TVS管；元胞区及元胞区至触发区包括：形成在外延层中的第一导电类型的源区，形成在外延层中的相互隔离的第一多晶硅和第二多晶硅；其中第二多晶硅位于第一多晶硅的上方；形成在第一多晶硅、第二多晶硅、外延层中的与互连金属相接的第二导电类型的体区；源区构成MOS管的源极，衬底作为MOS管的漏极，第二多晶硅构成MOS管的栅极和栅极结构，栅极结构与MOS管的栅极相连接；元胞区外的第一多晶硅构成栅极电阻。

技术领域

本发明涉及半导体技术领域，尤其涉及一种SGT MOS工艺TVS器件及其制造方法。

背景技术

瞬态电压抑制器(TVS)被广泛应用于ESD保护领域，传统的TVS器件普遍采用二极管结构，存在箝位电压高，箝位系数大的缺点，难以有效保护电路。

现有技术中，提供一种SCR结构的TVS器件，能够有效地降低箝位系数，但是使用该结构的TVS器件存在触发电压高、易触发闩锁效应、ESD窗口难以优化等问题。

因此，如何在不影响器件其他性能的情况下降低箝位系数，是目前需要解决的问题。

发明内容

本发明的目的是提出一种SGT MOS工艺TVS器件及其制造方法，能够降低器件箝位系数，提高器件的静电防护及电流泄放能力。

为了实现上述目的，本发明提供了一种SGT MOS工艺TVS器件，包括：

基板主体，所述基板主体包括第一导电类型的衬底和形成在所述衬底上的异质外延层，所述衬底的掺杂浓度大于所述外延层的掺杂浓度；

所述基板主体包括元胞区、触发区和终端区；所述元胞区中形成有MOS管，所述触发区中形成有TVS管；

所述元胞区及所述元胞区至所述触发区包括：形成在所述外延层中的第一导电类型的源区，形成在所述外延层中的相互隔离的第一多晶硅和第二多晶硅；其中所述第二多晶硅位于所述第一多晶硅的上方；形成在所述第一多晶硅、第二多晶硅、所述外延层中的与互连金属相接的第二导电类型的体区；

所述源区构成所述MOS管的源极，所述衬底作为MOS管的漏极，所述第二多晶硅构成所述MOS管的栅极和所述栅极结构，所述栅极结构与所述MOS管的栅极相连接；所述元胞区外的所述第一多晶硅构成所述栅极电阻；

所述互连金属使所述TVS管的阳极通过所述栅极结构与所述MOS管的栅极相连接；使所述栅极电阻并联于所述TVS管的阳极与所述MOS管的源极之间；使所述MOS的漏极与所述TVS管的阴极相连；使所述元胞区的所述第一多晶硅与所述MOS管的源极相连。

可选方案中，所述终端区环绕于所述元胞区的外周；所述终端区包括分压内环和分压外环，所述分压内环和所述分压外环之间为所述触发区。

可选方案中，所述元胞区位于所述基板主体的中央，所述触发区位于所述元胞区的一侧边缘，所述终端区为环形，将所述元胞区和所述触发区包围在内。

可选方案中，所述触发区包括：形成在所述外延层中的上下设置的重掺杂第一导电类型的第一掺杂区和第二导电类型第二掺杂区，所述第二掺杂区的底部位于所述第一掺杂区的底部上方；形成在所述第二掺杂区中的与所述互连金属相接的重掺杂的第二导电类型的体区；所述第一掺杂区和所述第二掺杂区构成PN结构的所述TVS管。

可选方案中，所述分压内环和所述分压外环均为环绕所述元胞区的环形多晶硅柱以及所述环形多晶硅柱外周的第一氧化层。

本发明还提供了一种SGT MOS工艺TVS器件的制造方法，包括：

提供基板主体，所述基板主体包括第一导电类型的衬底和形成在所述衬底上的异质外延层；