[发明专利]存储器访问电路及存储器访问方法、集成电路和电子设备

权利要求书

1.一种存储器访问电路，其特征在于，包括：所述存储器访问电路用于访问不同的存储单元，所述存储器访问电路包括：调度队列、返回队列、数据队列、处理单元、与每个处理单元对应的调度选择器、与每个存储单元对应的仲裁器；

任一调度选择器的输入端连接对应的处理单元的输出端，任一调度选择器的输出端连接每个仲裁器的输入端，所述调度选择器用于将从所述处理单元接收到的请求信息发送至所述请求信息指示的存储单元的仲裁器；

每个仲裁器的输出端连接对应的存储单元的输入端、所述调度队列的输入端，所述仲裁器用于对来自处理单元的请求信息进行仲裁，按照仲裁顺序向存储单元发送请求信息，所述调度队列用于按照所述仲裁顺序记录处理单元访问存储单元的请求顺序；

每个存储单元的输出端、所述调度队列的输出端、所述返回队列的输出端连接所述数据队列的输入端，所述数据队列的输出端连接每个处理单元的输入端，所述返回队列用于记录存储单元的返回数据的返回顺序，所述数据队列用于根据所述请求顺序和所述返回顺序的指示，存储存储单元的返回数据，以及从所述数据队列取出返回数据至对应的处理单元。

2.根据权利要求1所述的存储器访问电路，其特征在于，所述调度队列通过在不同列的不同行置位记录多个处理单元访问多个存储单元的请求顺序，

其中，所述调度队列的每列分别用于记录不同的处理单元访问不同的存储单元的请求顺序，同一存储单元对应的多列共用行指针，所述行指针会根据对同一存储单元的访问次数进行自加操作，所述行指针用于指示在各列中置位的当前行。

3.根据权利要求1所述的存储器访问电路，其特征在于，所述返回队列的每列记录对应的存储单元的返回顺序。

4.根据权利要求2或3所述的存储器访问电路，其特征在于，所述数据队列的每列用于储存对应的存储单元的返回数据，

所述数据队列用于：

响应于接收到任一存储单元的返回数据，从所述调度队列中取出所述存储单元对应的多列数据，进行或操作，得到第一数据，以及

从所述返回队列中取出记录所述存储单元的返回顺序的一列数据，进行取反操作，得到第二数据；

将所述第一数据与所述第二数据进行与操作，得到第三数据；

在所述数据队列的所述存储单元的对应列中，将所述返回数据写入所述第三数据指示的写入位置。

5.根据权利要求4所述的存储器访问电路，其特征在于，所述返回队列用于：响应于将所述返回数据写入所述第三数据指示的写入位置，在所述返回队列的所述存储单元的对应列中，将所述第三数据指示的写入位置处置位。

6.根据权利要求5所述的存储器访问电路，其特征在于，所述数据队列用于：

获取所述返回队列的返回顺序结果，其中，所述返回顺序结果是通过将所述返回队列的首行数据进行或操作得到的；

在所述返回顺序结果为预设结果的情况下，根据所述调度队列的首行信息的指示，将所述数据队列中首行的返回数据分别发送至对应的处理单元。

7.根据权利要求6所述的存储器访问电路，其特征在于，将所述数据队列中首行的返回数据分别发送至对应的处理单元之后，

所述数据队列用于：在所述数据队列中，将发送至对应的处理单元的所述数据队列中首行的返回数据出队；

所述调度队列用于：在所述调度队列中，将发送了所述返回数据的存储单元对应的多列的首行数据出队；

所述返回队列用于：在所述返回队列中，将发送了所述返回数据的存储单元的对应列的首行数据出队。

8.根据权利要求1-3中任一项所述的存储器访问电路，其特征在于，所述存储器访问电路还包括至少一个第一缓冲器、至少一个第二缓冲器，每个仲裁器的输出端通过至少一个第一缓冲器连接对应的存储单元的输入端，每个存储单元的输出端通过至少一个第二缓冲器连接所述数据队列的输入端。