[发明专利]一种SAR-ADC转换误差的优化方法

说明书

本发明涉及模数转换器的设计改进，具体为一种SAR‑ADC转换误差的优化方法，其特征在于，包括如下步骤：包含采样电路、分段式DAC电容电路、共模电压Vcm产生模块、比较器、12bit逐次逼近寄存器控制电路和新增电阻RS组成；在分段式DAC电容电路接地的电容阵列开关处增加一个新增电阻RS，当VB电压从Vcm向低电平变化时；开关S0～S11处的电容处于放电状态；使得VA处出现瞬间的上冲电压通过新增电阻RS抑制VB出现下冲电压；减小或消除ADC在切入转换过程瞬间阵列电容与比较器之间的节点电压产生负压引起阵列电容电荷的丢失，导致最终转换值的偏差；保证了低功耗设计的基础上降低了共模电压、比较器模块的设计难度，节省了设计面积及成本。

技术领域

本发明涉及模数转换器的设计改进，具体为一种SAR-ADC转换误差的优化方法。

背景技术

近年来，随着数字信号处理技术的快速发展，推动了全世界信息化产业的进步和扩展，并已经渗透到军事、航天、交通、制造等领域的各个角落。为了使用强大的数字信号处理技术来对真实世界中的模拟信号进行处理，用于在模拟信号和数字信号之间起桥梁作用的模数转换器在家电、消费类电子等产品中，均得到了极为广泛的应用。

而逐次逼近型模数转换器由于它功耗低、面积小、结构简单等优点，受到了越来越多的关注，其中特别是电容的二进制加权DAC结构被广泛用于SARADC电路的实现，使用基于电容充放电的这种模式在采样或转换过程中存在电容电荷注入或泄露的问题，并对DAC的精度产生影响。

目前对于现有解决SAR-ADC在切入转换过程瞬间开关切换出现的下冲负压导致电容电荷泄露的问题，如图1所示，一般采取提高共模电压Vcm的方式，提高第一次转换后阵列电容与比较器之间的节点电压来避免向下的过冲电压引起的负压问题。

当ADC开始转换时S0～S11的开关从Vin切到gnd，S13～S14开关断开，此时VB电压从Vcm向低电平变化，Vcm＝0.5*Vref，当Vin＝5V，此时VB的理想电压会是0V，而VB受到开关和电容的影响会出现过冲导致最低电压会冲到负压再恢复到0V，此时阵列电容会向S13等开关管的衬底电位泄放电荷，导致转换值偏小，现有的设计一般通过提高Vcm的方式使过冲电压小于寄生二极管的导通电压。

从上述设计可以看出目前鉴于低功耗和小面积的设计，采样电容其中一端接共模电压(Vcm)的电路一般会采用有源电阻分压的形式设计，而此设计的共模电压(Vcm)易受工艺波动的影响，如共模电压(Vcm)高于预设值会导致小信号转换值的偏差，如共模电压(Vcm)低于预设值，会导致大信号转换值的偏差；

其次，精度较好的共模电压(Vcm)结构面积或功耗较大；

同时，较高的Vcm为后面比较器的输入范围提高了设计要求。

综上所述，如何实现减小或消除ADC在切入转换过程瞬间阵列电容与比较器之间的节点电压产生负压引起阵列电容电荷的丢失导致最终转换值的偏差；并且能在保证低功耗设计的基础上降低共模电压(Vcm)、比较器模块的设计难度，节省设计面积及成本，是一个有待解决的技术问题。

发明内容

针对背景技术中提到的问题，本发明提供一种SAR-ADC转换误差的优化方法。

本发明的上述技术目的是通过以下技术方案得以实现的：一种SAR-ADC转换误差的优化方法，包括如下步骤：包含采样电路、分段式DAC电容电路、共模电压Vcm产生模块、比较器、12bit逐次逼近寄存器控制电路和新增电阻RS组成；

输入电压通过采样电路得到采样电压V1，其中V1＝Vin-Vcm；Vref与分段式DAC电容电路转换的输出VB与VC通过比较器进行比较，比较结果传递给12bit逐次逼近寄存器控制电路，12bit逐次逼近寄存器控制电路一方面给出比较结果存在寄存器内，另一方面控制分段式DAC电容电路的转换开关，以便进行下一位的转换，直到完成最终的转换，将所存数据输出；