[实用新型]处理电路及控制电路板

权利要求书

1.一种处理电路，其特征在于，包括：

ARM芯片电路，所述ARM芯片电路包括ARM芯片、第一最小系统单元、网络通信接口模组、第一数据通信接口模组和存储控制接口模组；所述ARM芯片分别连接所述第一最小系统单元、所述网络通信接口模组、所述第一数据通信接口模组和所述存储控制接口模组；所述网络通信接口模组用于连接网络通信模组，所述第一数据通信接口模组用于连接第一数据通信模组，所述存储控制接口模组用于连接存储模组；

FPGA芯片电路，所述FPGA芯片电路包括FPGA芯片、第二最小系统单元、第二数据通信接口模组；所述FPGA芯片分别连接所述第二最小系统单元、所述第二数据通信接口模组和所述ARM芯片；所述第二数据通信接口模组用于连接第二数据通信模组。

2.根据权利要求1所述的处理电路，其特征在于，所述网络通信接口模组包括第一SPI接口、第二SPI接口、第一RMII接口和第二RMII接口；所述网络通信模组包括HMI模块、TCP/IP模块、VISION模块和RTE模块；所述第一SPI接口、所述第二SPI接口、所述第一RMII接口和所述第二RMII接口分别连接所述ARM芯片；

所述第一SPI接口连接所述HMI模块；所述第二SPI接口连接所述TCP/IP模块；所述第一RMII接口连接所述VISION模块；所述第二RMII接口连接所述RTE模块。

3.根据权利要求1所述的处理电路，其特征在于，所述第一数据通信接口模组包括第一GPIO接口、IIC接口、第一UART接口、USB接口和CAN接口；

所述第一GPIO接口、所述IIC接口、所述第一UART接口、所述USB接口和所述CAN接口分别连接所述ARM芯片。

4.根据权利要求1所述的处理电路，其特征在于，所述存储控制接口模组包括DDR接口和第一GPMC接口；存储模组包括FLASH存储模块和DDR存储模块；所述DDR接口和所述第一GPMC接口分别连接所述ARM芯片；

所述DDR接口连接所述DDR存储模块；所述第一GPMC接口连接所述FLASH存储模块。

5.根据权利要求4所述的处理电路，其特征在于，所述第一最小系统单元包括第一电源电路单元、第一晶振电路单元、第一复位电路单元和第一JTAG接口单元；

所述第一电源电路单元、所述第一晶振电路单元、所述第一复位电路单元和所述第一JTAG接口单元分别连接所述ARM芯片。

6.根据权利要求1所述的处理电路，其特征在于，所述第二数据通信接口模组包括第二GPIO接口、第一USART接口、CAP接口和第二UART接口；

所述第二GPIO接口、所述第一USART接口、所述CAP接口和所述第二UART接口分别连接所述FPGA芯片。

7.根据权利要求6所述的处理电路，其特征在于，所述第二最小系统单元包括第二电源电路单元、第二晶振电路单元、第二复位电路单元和第二JTAG接口单元；

所述第二电源电路单元、所述第二晶振电路单元、所述第二复位电路单元和所述第二JTAG接口单元分别连接所述FPGA芯片。

8.根据权利要求1至7任意一项所述的处理电路，其特征在于，所述第一数据通信接口模组还包括第二GPMC接口；所述ARM芯片通过所述第二GPMC接口连接所述FPGA芯片。

9.根据权利要求8所述的处理电路，其特征在于，所述第一数据通信接口模组还包括第二USART接口；所述ARM芯片通过所述第二USART接口连接所述FPGA芯片。

10.一种控制电路板，其特征在于，包括电路板，以及设置在所述电路板上的如权利要求1至9任意一项所述的处理电路。