[实用新型]模数转换器有效
申请号: | 202320514123.1 | 申请日: | 2023-03-16 |
公开(公告)号: | CN219577182U | 公开(公告)日: | 2023-08-22 |
发明(设计)人: | 林文龙;王冬臣;莫要武 | 申请(专利权)人: | 上海思特威集成电路有限公司 |
主分类号: | H04N25/77 | 分类号: | H04N25/77;H03M1/12 |
代理公司: | 上海光华专利事务所(普通合伙) 31219 | 代理人: | 林丽丽 |
地址: | 201103 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 转换器 | ||
1.一种模数转换器,其特征在于,包括:至少一列由比较器和计数器组成的量化电路,所述计数器包括:N个计数单元,N为大于等于1的整数;所述计数单元包括:可写入D触发器、第一存储器、第二存储器、至少一个第三存储器和第一选择开关,其中,
N个所述计数单元中的可写入D触发器级联,后一级可写入D触发器的时钟端连接前一级可写入D触发器的反向输出端或正向输出端,第一级可写入D触发器的时钟端连接时钟信号;每一级可写入D触发器的反向输出端连接数据端,正向输出端生成计数结果,控制端连接控制信号,写入端连接写入信号;
所述第一存储器的存控端连接第一存储使能信号,输入端连接相应所述可写入D触发器的正向输出端,反向输出端连接所述第一选择开关的第一输入端;
所述第二存储器的存控端连接第二存储使能信号,输入端连接相应所述可写入D触发器的正向输出端,反向输出端连接所述第一选择开关的第二输入端;
所述第一选择开关的控制端连接选控信号,输出端连接相应所述可写入D触发器的写入端以提供所述写入信号;
所述第三存储器的存控端连接第三存储使能信号,读控端连接读出使能信号,输入端连接相应所述可写入D触发器的正向输出端,正向输出端生成读出信号;
所述第一存储器和所述第二存储器至少用于存储相应所述可写入D触发器生成的计数结果以及将存储信号的反向信号经由所述第一选择开关写入相应所述可写入D触发器中;所述第三存储器至少用于存储相应所述可写入D触发器生成的计数结果并进行读出。
2.根据权利要求1所述的模数转换器,其特征在于,所述可写入D触发器包括:写控模块、输入级模块、主级传输锁存模块、中间级模块、从级传输锁存模块及输出级模块;
所述写控模块连接所述可写入D触发器的控制端和写入端,用于对所述控制信号和所述写入信号进行逻辑运算并生成第一写控信号和第二写控信号;
所述输入级模块连接所述可写入D触发器的时钟端和数据端,用于在所述时钟端的输入时钟的控制下,对所述数据端输入的第一数据信号进行传输并生成第二数据信号;
所述主级传输锁存模块连接所述写控模块和所述输入级模块的输出端并连接所述可写入D触发器的时钟端,用于在所述输入时钟、所述第一写控信号和所述第二写控信号的控制下,对所述第二数据信号进行传输并生成第三数据信号,以及,对所述第二数据信号和所述第三数据信号进行锁存;
所述中间级模块连接所述主级传输锁存模块的输出端并连接所述可写入D触发器的时钟端,用于在所述输入时钟控制下,对所述第三数据信号进行传输并生成第四数据信号;
所述从级传输锁存模块连接所述写控模块和所述中间级模块的输出端并连接所述可写入D触发器的时钟端,用于在所述输入时钟、所述第一写控信号和所述第二写控信号的控制下,对所述第四数据信号进行传输并生成第五数据信号,以及,对所述第四数据信号和所述第五数据信号进行锁存;
所述输出级模块连接所述从级传输锁存模块的输出端,所述输出级模块的输出端作为所述反向输出端和正向输出端,分别用于对所述第五数据信号及其反向信号进行输出。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海思特威集成电路有限公司,未经上海思特威集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202320514123.1/1.html,转载请声明来源钻瓜专利网。