[实用新型]一种高压浮置栅驱动电路及其驱动芯片

权利要求书

1.一种高压浮置栅驱动电路，其特征在于，包括依次连接的PWM控制信号输入端、反相器组、电平移位电路及栅极驱动电路，所述反相器组用于将输入的PWM控制信号转化为一组互补信号，所述电平移位电路包括第一NMOS管NM0、第二NMOS管NM1、第一PMOS管PM0、第二PMOS管PM1、第三PMOS管PM2及第四PMOS管PM3；第一PMOS管PM0、第二PMOS管PM1的源极均连接浮动高压电源VB，所述浮动高压电源VB至少为10V，栅极分别连接第四PMOS管PM3、第三PMOS管PM2的源极，漏极分别连接第三PMOS管PM2、第四PMOS管PM3的源极或漏极；第三PMOS管PM2、第四PMOS管PM3的栅极均连接浮动地VS，漏极分别连接第一NMOS管NM0、第二NMOS管NM1的漏极，第三PMOS管PM2或第四PMOS管PM3的源极连接栅极驱动电路输入端，栅极驱动电路输出驱动信号；第一NMOS管NM0、第二NMOS管NM1的源极均连接公共地GND，栅极分别输入所述互补信号；所述栅极驱动电路的输出极性与输入极性相反。

2.根据权利要求1所述的高压浮置栅驱动电路，其特征在于，所述第三PMOS管PM2、第四PMOS管PM3的N阱与源极连接。

3.根据权利要求1或2所述的高压浮置栅驱动电路，其特征在于，第一PMOS管PM0、第二PMOS管PM1的漏极分别连接第三PMOS管PM2、第四PMOS管PM3的源极；所述第一NMOS管NM0、第二NMOS管NM1、第三PMOS管PM2及第四PMOS管PM3均为高压管，所述高压管的漏极额定耐压高于所述浮动高压电源VB的电压，且漏极额定耐压大于栅极额定耐压。

4.根据权利要求1或2所述的高压浮置栅驱动电路，其特征在于，第一PMOS管PM0、第二PMOS管PM1的漏极分别连接第三PMOS管PM2、第四PMOS管PM3的漏极；所述第一NMOS管NM0、第二NMOS管NM1、第一PMOS管PM0、第二PMOS管PM1、第三PMOS管PM2及第四PMOS管PM3均为高压管，所述高压管的漏极额定耐压高于所述浮动高压电源VB的电压，且漏极额定耐压大于栅极额定耐压。

5.根据权利要求1或2所述的高压浮置栅驱动电路，其特征在于，还包括第一二极管D0、第二二极管D1，所述第一二极管D0、第二二极管D1的正极分别连接浮动地，所述第一二极管D0、第二二极管D1的负极分别连接第二PMOS管PM1、第一PMOS管PM0的栅极。

6.根据权利要求5所述的高压浮置栅驱动电路，其特征在于，还包括电阻R0，所述电阻R0一端连接第三PMOS管PM2和第四PMOS管PM3的栅极，另一端连接浮动地。

7.根据权利要求1或2所述的高压浮置栅驱动电路，其特征在于，所述栅极驱动电路的输入端采用施密特触发器。

8.根据权利要求1或2所述的高压浮置栅驱动电路，其特征在于，所述反相器组包含第一反相器、第二反相器，PWM控制信号输入端连接第一反相器输入端，第一反相器输出端连接第二反相器输入端，第一反相器的输出端信号与第二反相器的输出端信号构成所述互补信号。

9.一种高压浮置栅驱动芯片，其特征在于，集成如权利要求1-8任一所述的高压浮置栅驱动电路。