[发明专利]增强的中央处理器(CPU)微转移结构

说明书

本发明涉及的是各种数据处理系统的中央处理器。更具体地讲，本发明涉及的是在数据处理系统的中央处理器中所用到的各微指令组的微转移和执行微转移的硬件。

微转移的概念，即在数据处理系统的中央处理器中微指令的微码级范围的转移，这个概念在先有技术领域中是众所周知的。人们知道在数据处理系统的中央处理器中，可以根据选定检测条件下选择的结果来执行微转移。在使用流水线结构的数据处理系统中，实现微转移可以根据检测的结果来进行。而这些检测结果是在执行微指令中不同级别的微码字段的过程中得到的。某些先有技术中，系统只有做“快”转移的能力，即转移所根据的检测结果是在执行给定的微指令中第一级微码字段时读出的。其他系统则仅有做“慢”转移的能力，即是根据执行微指令中第二级微码产生的检测条件的结果。在先有技术中，如能够执行微转移的系统还具有禁止引起转移的微码行后的其他微码行进入流水线的功能。禁止后面微码行执行的必备条件取决于该微码所执行的功能以及它是否与由CPU根据该微码检测条件的结果实现的相兼容。

这些作为先有技术的微转移结构方案不仅为系统的设计人员提供了灵活性，并且还可能设计出这样一种系统，它能够作出更多的判定，从而能够作更高级的概括，尽管如此，系统硬件的设计以及其工作过程仍可作出改进。

例如，不能既可执行快转移又可执行慢转移的系统，就不如两种转移均可执行的系统灵活。这样的系统一般不能在任意特定的时间内进行一个以上的检测，甚至不能在执行任意一个微指令时进行一个以上的检测。在这样的系统中，有些系统仅能做快微转移，有些系统仅能做慢微转移。只能做快微转移的系统不能根据现行微指令执行第二级时所产生的条件完成转移。造成这一缺点的明显原因是请求执行转移的判定条件，是在转移部件所进行检测的晚一个时间周期上发生的。

另一方面，仅能执行慢转移的系统则必须多等一个时钟周期。以便得到第二级微码指令产生的转移条件，这样在执行转移目标的微码之前，便失去了一个时钟周期。

执行慢微码转移的先有技术的另一缺点是：系统缺乏有选择地禁止在做出转移判定之前进入流水线的一行或两行微码行的灵活性。同样，那些能完成快速微转移的先有技术系统，则缺乏有选择地禁止在做出转移判定之前进入流水线的现行行或下行微码的一行或两行的灵活性。

进一步讲，一个根据已经得到的检测条件做出微转移的判定之后，还能允许执行数行微码的先有技术系统，一般均不能在调用一条子程序后再返回到除产生转移的微码行处的一条微码行上。

目前所使用的微转移部件的又一个缺点是：先有技术中为执行快速和慢速微转移用到的硬件，一般都不能相互校验。除非使用附加的校验部件。

再之，不论执行哪一种微转移的系统，普遍要采用一个返回地址堆栈，系统将该堆栈作为一个向量为处理器指出一个返回地址，以便使转移发生前正在执行的微码继续运行。本发明的发明人了解到在先有技术中返回地址的结构，都具有共同的特点，即装入返回地址是和堆栈的循环相联系的。这就导致灵活性的减小和中央处理器硬件费用的增加。

因此，本发明的一个目的就是为既能做快转移又能做慢转移的中央处理器提供一种结构。

本发明的另一目的是提供一种微转移结构。该结构在执行任一条微指令时，可以进行一个以上的检测。

本发明的又一目的是提供一种微转移结构;该结构能够在做微码慢速转移时禁止一行或两行微码进入流水线。

本发明的再一目的是提供一种微转移结构;该结构能够在做快速微转移时禁止现行或下行微码行中的任一行或两行进入流水线。

本发明的进一目的是提供一种微转移结构;该结构既可以执行流水线中的微码行，又可以调用一条子程序，并且在从子程序返回时，仍可执行控制存储器中任一行的微码。

本发明的另一目的是提供一种微转移结构;该结构能够执行快速和慢速两种微码转移，并且有对快速和慢速两种微码转移硬件的操作进行相互校验的功能。

本发明的还一目的是提供一个在执行微转移时所用的返回地址堆栈，其返回地址的装入可以与堆栈的旋转无关。

对于本发明的所有这些目的，本领域中具有一般技术水平的人只要研究一下本发明的说明书、附图及权项便会明了。