[发明专利]存储盘重放系统

权利要求书

1、一存储盘的重放设备，其中盘上以多路方式记录有主数字数据以及用于选择地重放主数字数据的辅助数据：该设备包括：

盘重放装置，用于从盘上重放上述主数字数据和辅助数字数据，以便产生重放的主数字数据和辅助数字数据；

一与上述盘重放装置相连的输入电路，用于接收上述重放的主数字数据和辅助数字数据；

译码电路，该译码电路包括一与上述输入电路相连接的写时钟产生电路，一读时钟产生电路和一存储器电路；该写时钟产生电路用于与上述重放的主数字数据同步地产生写时钟脉冲；该读时钟产生电路用于产生一具有预定周期的读时钟；该存储器电路与上述输入电路，写时钟产生电路以及读时钟产生电路相连接，用于分别响应写时钟和读时钟而写入和读出所述的重放的主数字数据，使得除去重放的主数字数据的交叉从而对其译码；

一控制电路，该电路与上述盘重放装置连接，用于根据所述辅助数字数据来寻找所述重放的主数字数据的将被重放的位置；其特征在于：

所述存储器电路分别根据上述写时钟和读时钟，还被写入和读出重放的辅助数字数据；

该设备还包括：辅助数字数据分离电路，该电路与所述存储器连接，用于从存储器电路接收重放的辅助数字数据。

2、在一存储盘的重放设备中，在重放盘上按多路传输方式记录主数字数据和用于选择地重放主数字数据的辅助数字数据，该设备包括：

盘重放装置，用于从盘上重放所述主数字数据和辅助数字数据，以便产生重放的主数字数据和辅助数字数据;

一与上述盘重放装置连接的输入电路，用于接收上述重放的主数字数据和辅助数字数据;

用于对重放的主数据进行译码的译码电路，该译码电路包括一与上述输入电路连接的写时钟产生电路，一读时钟产生电路和一主存储器装置;该写时钟产生电路用于与上述重放的主数字数据同步地产生写时钟脉冲;该读时钟产生电路用于产生一具有一预定周期的读时钟;该主存储器装置分别响应写时钟和读时钟而写入和读出重放的主数字数据，使得重放的主数字数据的交错被除去;

控制电路，该电路与上述盘重放装置连接，用于根据重放的辅助数字数据来寻找重放的主数字数据的将被重放的位置;

辅助数字数据分离电路，该电路与输入电路连接，用于从重放的主数字数据中分离出辅助数字数据;

其特征在于包括：

写地址产生电路，该电路接收与重放的辅助数字数据同步的写入帧时钟信号，并产生一写地址信号;

一读地址产生电路，该电路接收一读出帧时钟信号，并产生一读地址信号;和

一缓冲存储器装置，该装置分别与所述的辅助数字数据分离电路，写地址产生电路，以及读地址产生电路连接，并分别响应所述写地址和读地址信号而写入和读出所述重放的辅助数字数据信号。

3、根据权利要求2的设备，其特征在于所述存储器装置由一个先进先出（FIFO）缓冲寄存器构成。

4、根据权利要求1或2的设备，其特征在于一块所述主数字数据包括多个帧的数据;每一块数据中包括有标题信号，地址信息信号和数据信息信号。