[其他]端口区的控制

说明书

本发明涉及数字电脑系统，尤其是关于电脑系统的中央处理器（CPU）的控制元件。

改进电脑系统的目的，在于提高系统的总处理能力，为此，对所提供的高速缓存（cache）来说，为使操作能在更高速率进行起见，将作为基础操作的信息储入其中，即由主存单元中选取的，以及由中央处理器所处理或修改的数据，均内存入高速缓存中，数据除非特殊情况不再回到主存。此见美国专利申请470，127号（83年2月28日申请）。另由美国专利申请511，616号（83年7月7日申请）可知，电脑系统可有二个或更多个的中央处理器与一个共用主存一起操作。在这种系统中，最终数据的复制可能只保存在中央处理器的一高速缓存中。正如上述申请所述，可根据系统中另一中央处理器的要求，提供一装置来在与一中央处理器相关的高速缓存中直接执行存取数据。

再有，为加强电脑系统中数据的吞吐量，此系统以流水线方式操作，也就是说，在电脑的若干连续时间段内，将一连串的指令连续输入系统，而不必等待以前的程序完成。因此，例如当该流水线结构有五个时间段时，则同时可有五条不同的指令处于各个完成阶段，这些完成阶段是连续的。

正如前面共同未决申请所述，只要数据输入或输出高速缓存，便转输了整个数据组。在其实施例中，每一数据组含有8个数据字，而中央处理器在处理单一字或编址字的一个字节时，包括编址字的整个字组也传送至相关的高速缓存中存储起来。由中央处理器传送数据到高速缓存通常比从主存传送数据所需的时间要少，并需要作数据流动的控制，以确保修改的数据可适当地与从主存中取出的数据组的余项（Remainder    of    the    data）合并。

本发明的目的之一在于提供一种改进的电脑系统以加强其总处理能力。

本发明的另一目的在于提供一种在如上所述的电脑系统中控制由多个来源进入高速缓存单元的数据合并装置。

为完成本发明的这些及其它目的，根据本发明，在寄存器单元中，已存有与多个缓存事务处理有关的数据，用于识别一已编址字块的区域，该编址字块是用于单独的事务，此类数据是从寄存器中选取，用以控制识别区域或相关字的区域与在编址字组中数据余项的合并。

为更进一步了解本发明，现对照下列附图作较详细的说明，其中：

图1    为本发明实施例的电脑系统方桓图;

图2    为适用图1所示电脑系统的中央处理器的方桓图;

图3    为图2所示结构的端口部分的方块图;

图5    和图6为更进一步说明如图4所示的区域控制元件某些特点的方桓图。

如图1所示，电脑系统包括一第一中央处理器2和一第二中央处理器4，一中央接口单元6和一第二中央接口单元8。第一中央处理器2有与第一中央接口单元6和第二中央接口单元8通信的装置。同样，第二中央处理器4也有与第一、第二中央接口单元6、8通信的装置。一个或多个输入/输出单元分别以数字10及12表示。这些单元10、12基本上在中央接口单元6和8及系统输入/输出外围单元间提供一复式互连。第一主存单元14与相关联的第一中央接口单元6相联接。同样，第二主存单元16与相关第二中央接口单元8相联接。在这样的系统中，中央处理器2、4进行通常的数据计算处理。

数据由输入/输出单元10接收或传输出。中央接口单元6和8另外还在中央处理器和输入/输出单元及有关存储单元间提供通信管理功能。

主存单元14和16为原始数据以及由中央处理器所处理的数据提供了存储的处所。在本申请中的系统中，应注意到每一个中央接口单元6和8可能直接与二中央处理器2和4中任一个通信。中央接口单元6和8二者又与输入/输出单元10和12通信。另外，二个中央接口单元中每一均具有与系统中的另一半相关联的存储单元直接通信的能力。因此，可以看出在所述系统二个半边间有互相通信的能力。

由于此种互通信能力，必须使系统中若干组成部分均相互同步。为此提供一控制中心18。实际上控制中心18为系统的另一中央处理器，它的功能是定义系统的基本控制操作，包括操作单元的同步。

图1中所示的结构用于说明本系统的操作环境。