[其他]组件板和用此类板制成的组件及它们的加工方法

说明书

本发明涉及到一种用于计算机的组件板和用此类组件板制成的组件，更详细地，本发明涉及到一种具有适合于高密度封装的表面图形的组件板。

图1是一表明常用组件板总体构造的示意图。多种大规模集成电路（LSI）芯片（半导体器件）2装于组件板1的表面，而多种输入/输出插脚3从组件板的背面引出。

图2是常用组件板一部分的放大图，它示出了前述大规模集成电路芯片（半导体器件）2周围的部分。

在此组件板的表面上，不但有着一些技术交换点5（修补焊接点），而且还有着用以按装大规模集成电路芯片及其类似物的一些钎焊焊接点4。所谓技术交换是指修复这样一些故障，如在组件板内部导电层（例如信号线层和电源线层）的断路与短路。作出这样一种安排。即在修补焊接点的切割开印刷图形並利用连线或修补线的类似物，就能实现技术交换。

然而，在这些常用组件板的情况下，未曾注意到下列事实，即近年来大规模集成电路集成度的增加已取得了引人注目的进展，而随着集成度的提高以及由此造成的信号插脚或其类似物数目的增大，提供技术交换焊接点的面积会增加。而且大规模集成电路安装间隔区域会变大。因此，用于前述技术交换或其它目的所必需的工作面积变得极为有限，从而带来了一个缺点。此问题已作为一争论要点而引起注意，在将来还将愈来愈重要。

用于计算机的常用组件板的构造已在，举例来说，美国专利NO.4，245，273中被披露。

于是，本发明的一个目的是提供一有着能进行技术交换且面积小的表面层图形的组件板。

为达到此目的，为了把一修补线连接到一技术交换焊接点，通常使用一导线焊接器，但在大规模集成电路芯片和技术交换焊接点之间要提供一固定的或较大的间距，以致能保证有一工作区域。在这种场合下，要保证的间距实质上依赖于焊接的方向而变。本发明设计成把焊接的方向进行限制並减小所有大规模集成电路安装的间距，其特征是：提供一些中间焊接点以限制焊接方向。

图1是说明常用组件板总体构造的一个示意图;

图2是常用组件板表面图形一部分的一个顶视图;

图3是本发明的组件的一个剖面透视图;

图4是一说明本发明组件板表面图形一部分的顶视图;

图5是一说明导线焊接时位置的剖视图;

图6是一示意地说明修补线的通路的顶视图。

下面将参照附图描述本发明的一个具体实施方案。图3是本发明的一个组件的剖面透视图。内部为多层结构的组件板包括：把每个技术交换焊接点与一钎焊焊接点4一一对应地作电连接的导线19;把在许多半导体器件2（诸如装在板的一面的大规模集成电路）位置处的端部进行电连接的信号线18;提供半导体器件2一预定电位的电源层或接地层20;以及对这些导电层作电绝缘的绝缘层21。绝缘层21用的是绝缘材料，例如陶瓷或其同类物。组件板1的材料以这样一种方式来选择，即它的热膨胀系数要和装在它上面的半导体器件2的热膨胀系数相一致。在组件板1的一面具有钎焊焊接点4，用以在一大规模集成电路芯片（半导体器件）和组件板1之间实现所谓可控塌陷焊接（CCB）（Controlled    Collapse    bonding），在钎焊焊接点周围设置有与这些钎焊焊接点有着电连接的技术交换焊接点5，在技术交换焊接点5的周围设置有与它有着电绝缘的过渡焊接区6（Junction    Pads）。为了修复这样的一些故障，如在组件板1内部的信号线18的断路和短路，或为了完成逻辑变换，技术交换焊接点5和过渡焊接区6用一修补线12相连。组件板1的另一面具有输入/输出插脚3，如图3所示。输入/输出插脚3的每一个电气地连接到各自的技术交换焊接点5或各自的钎焊焊接点4。

附带地说，上述组件板表面的图形是这样布置的，即具有图3所示的多种图案。

在组件板表面装有半导体器件2如大规模集成电路芯片的区域内。建立起了多种大规模集成电路芯片和用来实现例如可控塌陷焊接（CCB）的一些钎焊焊接点4。大量的这些钎焊焊接点4被用来和一块大规模集成电路芯片相连。这些大量的钎焊焊接点在后文中将称作一组钎焊焊接点。在组件板的表面上预先确定的位置处，设置有许多组钎焊焊接点，以便安装许多大规模集成电路芯片。如图4所示，围绕着钎焊焊接点组区域的正方形框指明了大规模集成电路芯片的外形，而在此大规模集成电路芯片的周围形成有许多技术交换焊接点5。此外，在这些技术交换焊接点的周围设置有许多焊接的过渡焊接区6。借助于连接图形7，这些过渡焊接区6在组件板表面上几个一起相互连接，並借助于通孔8再连接到一位于内部的电源层。