[发明专利]用于在交换期间限制暂态抖动的电路

说明书

本发明涉及PCm信号的交换，更具体地讲，是涉及一种在两个数字信号的交换期间，消除暂态抖动影响的电路。

众所周知，在以不同相位接收的两个特征相同的数字信号的交换期间，其总的暂态抖动必须保持在由国际建议（CCITT的G703号建议）预先确定的幅度和频率限制之内，以保证交换操作总的数字信号下行码流所要求的质量。

对这个问题的一个已知解决办法是在交换之前使用接收的数字信号的定位字，以同步该交换的数字信号下行码流时钟信号频率。

在理论上，这种解决办法避免了交换瞬间数字信号的暂态抖动，但这种办法使用了相当复杂的定位字检测电路。

本发明的目的是克服现有技术中的无暂态交换的全部缺点。

更具体的讲，根据本发明的目的，限制在交换期间PCm信号暂态抖动的方法具有以下特征，即在两个数字信号之间进行交换之前，把一个压控振荡器的控制电压加到一个电路上，并且在交换期间，使这个控制电压保持在压控振荡器的控制之下，保持其相位。

本发明还涉及一种实现上述方法的电路。

这个电路的特点在于：该电路包括一个负反馈环路，该负反馈环路由在交换之前，将电压控制振荡器的控制电压施加到其输入端上的第一运算放大器和在交换期间维持来自第二运算放大器的，其数值等于交换之前该振荡器控制电压的记忆电路所组成。

根据本发明的无暂态交换提供一种与现有技术相比，具有比较简单和经济的优点的电路，将其总的暂态抖动维持在预先确定的限制之内。

参照根据本发明电路的单一方框附图，从下面的仅以例子方式给出的，并无限制意义的最佳实施方案的描述中，本发明的全部优点会变得更加明显。

参照附图，CK1表示在输入端1的一个数字信号的时钟信号;CK2表示在输入端2的一个数字信号的时钟信号;REECK表示由一个常规的压控晶体振荡器VCXO产生的参考时钟信号，把该信号加到两个相同的自动相位控制电路PLL1和PLL2的输入端，该信号以同样的方式交替地控制电压控制晶体振荡器VCXO的相位。

I1和I2表示两个开关，根据一个预定的逻辑，来确定把振荡器VCXO的相位通过相位控制电路PLL1锁定到标有CK1的输入端1的数字信号的时钟信号上，或通过相位控制电路PLL2锁定到标有CK2的输入端2的数字信号的时钟信号上。

△φ表示将输入端1（CK1）或输入端2（CK2）的数字信号的时钟信号的相位与参考时钟信号REFCK的相位进行比较的一个常规相位比较器电路。

信号VX1表示运算放大器IC3的输入端上，其幅度与相位比较器的△φ两个输入信号CK1和REFCK之间相位差成比例的直流电压。

信号V3表示当开关I1闭合，同时开关I2断开时，等于电压控制晶体振荡器VCXO的控制电压VC1的运算放大器IC3的输出端上的电压。把这个相同的电压V3还加到相位控制电路PLL1的运算放大器IC4的第一个输入端和相位控制电路PLL2的运算放大器IC2的第一个输入端。

信号VX2表示在运算放大器IC1的非反向输入端上，其幅度与相位控制电路PLL2的相位比较器的两个输入信号CK2和REFCK之间的相位差成比例的直流电压。

信号V1表示当开关I2闭合，同时开关I1断开时，等于电压控制晶体振荡器VCXO的控制电压的运算放大器IC1的输出电压。把这个相同的电压V1还加到相位控制电路PLL2的运算放大器IC2的第二非反向输入端，和相位控制电路PLL1的运算放大器IC4的第二个反向输入端。

信号V2表示相位控制电路PLL2的运算放大器IC2的输出电压;I3表示一个开关，当开关I1闭合及开关I2断开时，开关I3闭合。开关I3的闭合使得能将信号电压V2加到由电阻R11、R12和电容C11组成的相位控制电路PLL2的记忆电路上。电阻R13是在记忆电路的输出端和相位控制电路PLL2的运算放大器IC1的第二个反向输入端之间的一个匹配电阻。

信号V4表示相位控制电路PLL1的运算放大器IC4的输出电路;I4表示一个开关，当开关I2闭合、开关I1断开时，开关I4闭合，在这种条件下，把信号电压V4加到由电阻R1、R2和电容C1组成的相位控制电路PLL1的记忆电路上，R3表示记忆电路的输出端和相位控制电路PLL1的运算放大器IC3的另一个反向输入端之间的一个匹配电阻。

参照附图对根据本发明的电路工作原理予以详细解释。

假设压控晶体振荡器VCXO已锁相到第一个输入端CK1上的数字信号的时钟信号上，则开关I1和I3闭合，并且开关I2和I4断开。