[发明专利]双端自适应折叠位线布线

说明书

本发明涉及集成电路动态随机存取存贮器的经改进的设计和操作布线。

在动态随机存取存贮器用的读出放大器设计中，一种称之为折叠位线的通用技术被用来提高信噪比，在那种布线中，在二条平行的位线之间产生可读出的微小电压差。此类布线的目的是把由于噪音或工艺变化而使读出放大器中出现的差分信号减至最低限度。通过将位线紧密地布设在一起并使其几何上匹配，大多数噪音被读出放大器看作为是共模信号（Commonmodesignal），因为读出放大器被设计成检测差分电压，这种共模噪音信号就不会影响数据的读出。

这样一种折叠位线法得以实现的关键事项是在一个存贮单元的间距里能运行二条字线。一条单独的位线能读出的只是一个存贮单元的电荷。两根平行的位线通常其每一根被看作是半根位线，每一完整的位线可以读出的只有一位数，因为该位线被折叠成二根平行的半根位线，在一根位线分立的各半上的相邻的存贮单元必须通过分立的字线来寻址。在图1中表示了此类寻址布线。如果要将存贮单元的尺寸减小到小于字线间隔的二倍，则不能用这种折叠位线布线，或在存贮单元的阵列里必须保留无用的空白区。

所以，本发明的目的是提出一种经改进的设计和信号连接布线，据此，诸如在折叠位线中形成的差分读出能够用小的存贮单元，本发明的另一个目的是改进由小存贮单元组成的大阵列的存贮密度。

因此，按照本发明，两根平行位线在其两端各有差分读出放大器，在平行位线上的相邻存贮单元由单根字线寻址。通过通路晶体管（passtransistor）将两根位线电气切断，以便一根位线将一个存贮单元耦联到一个读出放大器上去，而另一个存贮单元耦联到另一个读出放大器上去。采用这种布线，通过单根字线能存取二位。为了减少不希望有的电容量，可以把存贮单元分为几段，而这些段可有选择地与位线耦联。只有包含选有存贮单元的段在该存贮单元被读出时才能被耦联到位线上，所以在读出放大器上只有加上位线的一段线的电容。位线和读出放大器的重复的线性图使每个读出放大器在其任何一端，但不同时地从位线中检出信号。

本发明的新颖特征由下列的权利要求所限定。本发明的上述和其它目的及其优点将在下文中揭示，同时为了说明本发明而不是为了限制本发明，若干个最佳实施例伴随相应的附图加以阐明。

附图的简要说明：

图1.表示采用先有技术的折叠位线布线的部分动态随机存取存贮器阵列;

图2.表示采用折叠位线布线和较小存贮单元的部分动态随机存取存贮器阵列;

图3.按照本发明的双端自适应折叠位线布线的局部示意图;

图4.连同双端自适应折叠位线布线一起说明分段寻址的部分动态随机存取存贮器阵列;

图5.按照本发明的动态随机存取存贮器阵列的局部示意图。

图6.按照本发明说明扩展的动态随机存取存贮器阵列的方框图。

参见图1，动态随机存取存贮器（DRAM）阵列〔10〕的一小部分被示出。图1说明先有技术的利用一个耦联到平行的两排存贮单元〔12〕上的读放大器来读出近似值的折叠位线。如图所示，存贮单元〔12〕是足够大的，它可将两根字线WL1，WL2，WL3，WL4布设在以上的每个存贮单元〔12〕中。可交替字线WL1，WL2，WL3，WL4只能与上排或下排的存贮单元相连。此处，第一根和第三根字线WL1，WL3同低位线BL2相耦联，而第二根和第四根字线WL2，WL4同高位线BL1相接触。只有一根字线时将被同时触发，从而使一个信号出现在低位或高位位线上，但二者不同时出现。一种类似的安排也应当是存贮单元〔12〕在字线纵向上而不是在位线上工作，但是其存贮密度和方式应当是基本相同的。

参见图2，一个折叠位线读出放大器对二根平行位线BL1，BL2再一次的寻址。每根位线BL1，BL2用单根字线WL即可同存贮单元〔14〕连结起来。在图2中，每个存贮单元〔14〕的表面积比图1所示的单元〔12〕的表面积小得多。这种较小的表面积能通过在本领域中公知的几项技术的任何一项来加以实现，同时这种小的单元尺寸应当具备在高密度动态随机存取存贮器上形成的那些单元的特征，例如其每片芯片的容量超过一百万位。在图2中将看到，在该单元阵列中使用的表面积的二分之一是被浪费掉的，这是因为字线WL和位线BL1，BL2二者都有最小间隔限制。