[发明专利]存贮器电路

权利要求书

1、一个存储器电路，该电路包括

(a)在其上可任意进行读出，写入和存储数据操作的存储器元件

其特征在于：在一大规模集成电路器件上还包括和上述存储器元件一起的

(b)控制电路装置，用于对上述存储器元件外部的器件提供的第一数据，上述存储器元件提供的第二数据和上述存储器外部的器件提供的第三数据作出响应；

上述控制电路装置对上述第一，第二和第三数据作出响应以三种状态中选择的一种状态形式向上述存储器提供数据；上述三种状态中，第一种状态响应上述第三数据用于在上述存储器元件中存储所述第一数据；第二种状态响应上述第三数据和第一数据用于再次在上述存储器元件中存储上述第二数据；第三状态响应上述第一和第三数据用于在上述存储器元件中将上述第二数据反相来存储一数据状态。

2、根据权利要求1的存储器电路，其特征在于通过用来自装在所述存贮器外部的器件的第三数据对所说的状态与所说的第二，第三状态进行区分。

3、根据权利要求1的存储器电路，其中用所述第一状态将所述第一数据存入所述存储器元件中所述第二数据先前存入的位置;

使用所述第二状态将所述第二数据再次存入所述存储器元件中所述第二数据先前存入的位置;

使用所述第三状态将由所述第二数据反相得到的反相数据存入所述存储器元件中所述第二数据先前存入的位置。

4、根据权利要求2的存储器电路还包括一个第一选择器和第二选择器，用于根据预置条件分别从多个输入中选择作为所述第三数据和所述第一数据的数据项;

第一选择器的输出作为所述第一数据;

第二选择器的输出作为所述第三数据;

所述第一和第二选择器各自独立可控地进行选择操作。

5、根据权利要求4的存储器电路，其中所述第一和第二选择器分别具有四个输入端;

所述四个输入端包括一个固定逻辑“0”，一个固定逻辑“1”，其输入的值可以任意改变为逻辑“0”或逻辑“1”的第四数据，和通过反相所述第四数据所得到的反相值;

所述第一和第二选择器可分别独立控制用于选择所述四个输入数据项，以便组合所述选择器输出的所述第一和第三数据，据此实行二元逻辑运算。

6、根据权利要求1的存储器电路还包括：

在上述存储器元件的一输入端选择来自该存储器元件的输出端的所述第二数据或来自外部器件的其输入值可为逻辑“0”或为逻辑“1”的第四数据的选择器;

一个优先权控制电路装置，来自它并用于控制所述选择器的一个控制信号是通过利用来自输出端口的所述第二数据，来自外部器件的所述第四数据，及优先权确定信号来提取的，而优先权确定信号用于选择经外部器件从输出端口所得到的所述第二数据，或来自外部器件的所述第四数据。

7、根据权利要求6的存储器电路包括：

来自该外部器件的所述第四数据和来自该输出端口的所述第二数据被再分为包括一个实际要被存贮的图形区域部分和另一部分的二个区域;

在处理即是来自外部器件的第四数据又是来自该输出端的所述第二数据的实际要被存贮的图形区时，当所说优先权确定信号确定所说第四数据时，所说优先权控制电路装置使所说选择器装置选择来自该外部器件的所说第四数据，当在所说处理中，所说优先权确定信号确定来自该输出端的所说第二数据时，使该选择器装置选择所说第二数据;而在处理即不是所说第四数据也不是所说第二数据的实际要被存贮的图形区域时，使所说选择器装置选择所说第二数据;在处理只有所说第四数据要被实际存入的部分时，使所说选择器装置选择所说第四数据;以及在处理只有所说第二数据要被实际存入的部分时，使所说选择器装置选择所说第二数据。

8、根据权利要求2的存储器电路，其中所述存储器元件和所述控制电路可任意地配置任意数据长度（位数）或任意数据容量。

9、根据权利要求8的存储器电路其中各自任意配置的存储器元件组和所述控制电路装置被加工在同一大规模集成（LSI）芯片上。

10、根据权利要求5的存储器电路，其中所述存储器元件，所述控制电路装置和所述两个选择器可任意地配置任意总的数据长度（位数）或任意数据容量。