[其他]半导体器件

说明书

本发明涉及具有npn和pnp晶体管的一半导体器件。

一般来说，双极型IC（集成电路）这类半导体器件已为众所周知。通常，主要使用由npn晶体管构成的双极型IC元件。然而，当考虑构成电路使用两种类型晶体管便利时，pnp晶体管也同npn晶体管一并使用。一般pnp晶体管被分成对衬底的表面具有平行导电方向的一横向pnp晶体管和对衬底表面具有垂直导电方向的一纵向pnp晶体管。

具有npn的一惯用双极型IC和横向与纵向pnp晶体管采用图1A～1C所示的方法制造。如图1A所示，在一p型硅衬底1内形成n⁺型埋层2和3。其后，在p型硅衬底1上形成一n型硅外延层4。在硅外延层4内形成一p⁺型隔离扩散区5并延伸到p型硅衬底1。如图1B所示，在硅外延层4上形成一npn晶体管的p型基区7，一纵向pnp晶体管的p型发射区8和p型集电极区9，以及一横向pnp晶体管的一p型发射区10和p型集电极区11。如图1C所示，用于npn晶体管的一n⁺型发射区12和一n⁺型集电极区13，用于纵向pnp晶体管的一n⁺型基极区14以及用于横向pnp晶体管的一n⁺型基极区15都是在硅外延层4上形成的。其后，被形成的电极（图中未显示）连接到区域7～15，然而完成一双极型IC。在图1C所示的惯用双极型IC中，在基区7和埋层3之间的硅外延层4上构成发射区12，基区7和一集电区16，组成一npn晶体管17。在发射区8下面，由硅外延层4构成发射区8，基区18，由p型硅衬底1构成集电区19，从而形成一纵向pnp晶体管20。在发射区10和集电区11之间的硅外延层4上构成发射区10，集电区11和基区21，而形成一横向的pnp晶体管22。需要注意在纵向pnp晶体管20的下面没有形成埋层，从而得到一DC电流增益h_FE。

如图1C所示的惯用双极型IC有下述缺点。为了得到一低电压，高速度的双极型IC，硅外延层4的厚度必须小到1～2μm，当这种薄硅外延层形成时，横向pnp晶体管22的增益h_FE减小。为了防止这种情况，基区宽度W必须设计很小。当基区宽度W小到大约2μm时，然而在集电区和发射区之间就发生穿通现象。同样，当硅外延层4薄时，在垂直方向发生穿通，其导致极大不便。

本发明的目的提供没有上述先有技术中所存在之缺点的一半导体器件。

为了完成本发明上述目的，提供具有npn和pnp晶体管的半导体器件，其中npn晶体管是在一半导体衬底上所形成的一n型外延层内构成，以及一pnp晶体管是在n型外延层上所形成的一n型半导体区域内形成，该n型半导体区域具有比n型外延层较高的杂质浓度。根据本发明即使减小了n型外延层的厚度，也可以避免pnp晶体管的穿通，从而得到一高速度的半导体器件。

图1A～1C顺序地示出惯用双极型IC制造方法的剖面图;

图2A～2D顺序地示出根据本发明实施例一双极型IC的制造方法的剖面图;

图3是一曲线图，示出工作频率f_T和横向pnp晶体管的集电极电流Ic之间的关系（用一基区宽度W作为参数）;

图4是一曲线图，示出DC电流增益h_FE，集电极-发射极击穿电压V_CEO和一横向pnp晶体管的基区宽度W之间的关系;

图5是一曲线图，示出工作频率f_T和一纵向pnp晶体管的集电极电流Ic之间的关系。

根据本发明实施例，将参照附图来说明一双极型IC。在图2A～2D中，使用与图1A～1C中指示相同部分的参考序号，如果需要，将省略其中的详细叙述。

下面将叙述制造双极型IC的方法。

如图2A所示，在一p型硅衬底1上，高浓度扩进n型杂质，诸如砷（As）或锑（Sb），形成n⁺型埋层2和3。在p型硅衬底上形成具有2μm厚度的n型硅外延层4和1Ωcm的电阻率ρ（相当于5×10¹⁵cm^-3的杂质浓度）。其后，在硅外延层4的表面上形成一SiO₂膜。随后，在预定条件下，在硅外延层4内，通过SiO₂膜24选择性地离子掺入n型杂质，如As。在硅外延层4上所掺杂的杂质由圆圈表示。