[发明专利]分布控制存贮器字的体系结构

说明书

属于本发明的方法和设备总的说来是关于控制可编程设备的控制存储器如何分布的体系结构问题，更具体地说，是关于微程序化的电子数据处理系统中控制存储器的体系结构问题。在这样的数据处理系统中，多个子部件各有它们自己的局部控制存储器。

在目前，实现一个数据处理系统时，通常的做法是用微处理机去执行软件的指令，而微处理机本身则是固件控制的。在这种系统中，固件是作为一系列微指令存贮在称之为控制存贮器的存贮器中的。控制存贮器可以是能写能读的随机存取存贮器（RAM），也可以是某种类型的只读存贮器（ROM）。只读型的控制存贮器往往被称为只读存贮器ROS。固件在这方面的应用随着系统中可编程逻辑的增加而越趋广泛。

在今天的电子数据处理系统中，普遍发现中央处理机和各种外围控制器均是微程序控制的。在这样的系统中，中央处理机（CPU）的控制存储器是由该中央处理机中的逻辑所控制和访问的，而与每个外围控制器有关的控制存储器则由各个外围控制器中的逻辑所控制和访问。较新的发展是在受一个或多个控制存储器控制的部件中有多个子部件。图1展示了一个这样的系统，其中CPU由微处理机1、商用指令处理机3、微处理机的只读存贮器ROS9和商用指令处理机的ROS11组成。该中央处理机经由连线46与主总线27联系。主总线27包含地址线、数据线和控制线，这些线供各个不同的部件用来在它们之间传送信息。主存29是用来存储供中央处理机用的软件程序指令和数据的，它借助于连线48与主总线27通讯。外围设备31和33分别通过连线50和连线52与主总线27通讯，其用途是输入输出和存储该电子数据处理系统中的数据。

就此系统的CPU而言，商用指令处理机（CIP）3与微处理机1并行工作。微处理机1在中央处理机中负责执行二进制运算和逻辑操作。这个主要的子部件还负责控制哪条微指令将从微处理机的只读存储器ROS9和商用指令处理机的ROS11组成的控制存贮器中读出。微处理机1中下一地址的逻辑（67）产生一个地址并通过连线12输出到ROS地址寄存器19。在执行微指令期间的适当时刻该地址被存入ROS地址寄存器19，与此同时，地址寄存器19在连线2上选出一个12位地址的信号ROSADDR，它被用来访问微处理机的ROS9和商用指令处理机的ROS11。在图1中，这一12位的地址用与连线2交叉斜杠数字12表示。该地址能够访问微处理机的ROS9中的4K（1K＝1024）、字长为48位的任何一个微指令字，也能够访问CIP    ROS11中的2K、字长为8位的任何一个微指令字。如果此地址在0到2047之间，就从微处理机的ROS9中读出一个48位的微指令字并把这48位全部送到微处理机1的ROS数据寄存器53中，在这48位长的字中有35位信号称为MPROSDT通过连线4传送，另外13位称为CMROSDT经由连线8传送。信号CMROSDT也被送到商用指令处理机3的ROS的数据寄存器55中。如果这12位长的ROS地址指出的地址在2048和2095之间，那末，从控制存储器中读出一条56位长的微指令，其中48位来自微处理机的ROS9，还有8位来自CIP的ROS11。在此情形下，连线4上的35位的信号MPROSDT送到ROS数据寄存器53，连线8上13位长的信号CMROSDT同时送到ROS数据寄存器53和55，连线6上8位的信号CIPROSDT只送到ROS数据寄存器55中。

在读出一条微指令并且通过ROS数据寄存器53提供给微处理机1之后，这条微指令字中的某些位便被用来确定要从控制存贮器中读出的下一条微指令的地址。这些位经由10号线传送到下一地址生成逻辑67。此外，从商用指令处理机3中代号61的指示寄存器中来的4位信号经由连线60也传送到下一地址生成逻辑67。来自该寄存器的连线60上的4位仅在下列情况下参与下一控制存贮器地址的计算，即当微处理机1处理的微指令中包含一个按照指示器61给出的4位条件来执行转移的微操作时，借助于这种机构，微指令的程序设计者能够通过在微处理机的ROS9中存放的微指令组中设置按条件转移的微操作就可以处理商用指令处理机3中出现的各种条件。图2是上述过程的固件流程图，从中可以看出通过对下一微指令地址生成的控制来控制微指令的能力。