[其他]计算机存贮器管理系统无效

专利信息
申请号: 85109307 申请日: 1985-12-26
公开(公告)号: CN85109307A 公开(公告)日: 1986-11-26
发明(设计)人: 博莱斯拉夫·西科拉 申请(专利权)人: 米特尔公司
主分类号: G06F9/06 分类号: G06F9/06
代理公司: 中国专利代理有限公司 代理人: 匡少波
地址: 加拿大安大略*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 计算机 存贮器 管理 系统
【权利要求书】:

1、一个用于连接第一个存贮模块1和第二个存贮模块2的计算机存贮管理系统包括一个用于产生地址和控制信号的主控制器5,以及连接在该主控制器和第一个,第二个存贮模块1和模块2上的相应的可编程逻辑电路6A和6B,每一个存贮模块有一组存贮体B0,B1,……Bn,每个存贮模块可预先确定这些存贮体中有哪几个连接了一个或多个存贮电路,

本计算机管理系统的特征在于,上述的主控制器5检测存贮电路的存在,此电路连接上述的第一个存贮模块1的预先确定的存贮体B0,B1,B2,……Bn并产生上述的第一个和第二个控制信号以作为响应,上述的可编程逻辑电路6A和6B分别接收到对应的第一个和第二个控制信号和上述产生的地址信号中预先确定的那些信号,并作为响应产生启动信号来触发启动上述第一个模块1和第二个模块2的预先确定的存贮体B0,B1,B2,……Bn,使得当寻址该模块时,连接在上述第一个和第二个存贮模块上的存贮电路数量上的变化可自动补偿。

2、根据权利要求1所确定的计算机存贮管理系统,其特征在于加入用于周期地产生刷新信号的刷新控制电路21,22,23和24。

3、根据权利要求2所确定的计算机存贮管理系统,其特征在于,上述的可编程逻辑电路6A和6B中的任何一个都是一个可编程阵列逻辑电路9。

4、根据权利要求3所确定的计算机存贮管理系统,其特征在于,一级和二级的行和列编码电路的附加性能,每一编码电路包括:

(a)一个连接在上述主控制器5的反相器45,用来接收从主控制器来的存贮器选择控制信号;

(b)一个连接在上述反相器45上的延迟电路46用于延迟收到的存贮器选择控制信号;

(c)第一与非门组11-15的输入端连接在上述的刷新控制电路和上述可编程阵列逻辑电路9的一个对应的预先确定的输出端;

(d)一组非门16-20的输入端连接在上述可编程阵列逻辑电路9的一个对应的输出端,用来接收和反相上述的启动信号;

(e)第二与非门组25-29的第一输入端组连接在上述第一与非门组11-15的输出端,第二输入端组与上述的反相器45连接,用来产生行选择信号以响应接收上述的存贮器选择信号和生成刷新或启动信号。

(f)第三与非门组30-34的第一输入端组与上述的非门组16-20的输出端相连接,第二输入端组与上述延迟电路46的输出相连接,用来产生列选择信号,以响应接收延迟的上述存贮器选择信号和反相的启动信号,借助于这些行、列选择信号的产生,可启动上述存贮体中对应的行和列。

5、根据权利要求1、2、3或4所确定的计算机存贮器管理系统其特征在于,上述的可编程逻辑电路6A和6B都是一个可编程逻辑阵列。

6、一种用于一个或多个存贮器模块的一种计算机存贮器管理方法,该存贮器模块有一组存贮体B0,B1,B2,……Bn,预先确定这些存贮体中的哪几个有一个或多个存贮电路与其连接,该管理方法的特征在于下列步骤:

(a)产生地址信号和控制信号;

(b)接收上述的第一组信号用响应存贮体的信号来检测是否存在连接在预先确定存贮体的存贮电路;

(c)接收上述的第二组信号并邻接启动相应的那些预先确定存贮体,以响应接收的第二组信号以及检测上述存贮电路,因此,连接在存贮模块上的存贮电路数目的变化,在对上述模块寻址时被自动补偿。

7、根据权利要求6所确定的方法中,其特征在于,对检测存贮电路存在的步骤可进而由下述几步骤组成:

(a)产生一个或多个数据信号存贮在上述的存贮体里;

(b)从上述预先确定的存贮体中检索存贮的数据信号,从上述的其它存贮体中检索缺席信号,从而进一步产生用于表明上述被检测的存贮电路存在的控制信号。

8、根据权利要求6所确定的适用于主存贮模块1和扩展存贮模块2的一种计算机存贮管理方法,每个存贮模块都有一组存贮体,并预先确定这组存贮体中的哪几个连接有一个或多个存贮电路,该管理方法的特征在于进而具有下列步骤:

(a)产生第一个地址信号加给连接在上述主存贮模块1上的第一可编程逻辑电路6A,并作为响应依次启动主存贮模块1的存贮体B0,B1,B2,……Bn;

(b)检测上述主存贮模块1的被启动的存贮体中,那些预先确定的存贮体上是否连接有存贮电路;

(c)生成和存贮第一和第二个控制信号,表示存贮电路连接在上述主存贮模块1中预先确定的存贮体上;

(d)把上述的第一个控制信号加给第一可编程逻辑电路6A;

(e)把上述的第二控制信号加给连接在该扩展存贮模块2上的第二个可编程逻辑电路6B;

(f)进一步产生地址信号加给上述的第一个和第二个可编程逻辑电路6A和6B,并邻接地启动上述主存贮模块1和扩展存贮模块2中那些预先确定的存贮体以作为响应,因此,连接在上述主和扩展存贮模块上的存贮电路的数目变化在对这些模块寻址时自动补偿。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于米特尔公司,未经米特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/85109307/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top