[发明专利]一种对具有流水线结构的微处理机的操作方法

说明书

一般地说，本发明与微计算机有关。更确切地说，本发明涉及改进微计算机的指令周期，以有利于提高微计算机的处理速度。

现代单片微处理机通常使用流水线结构以便使指令的取周期和执行期相重叠。在取周期时，指令从存贮器中取出。每一条指令由一个操作码（op    Code）和一个操作数组成。操作码存在只读存贮器中，例如可编程序只读存贮器（pROM）中。操作数也存在只读存贮器中，它可以指示存在随机存取存贮器（BAM）中的可变量。在常规的流水线结构中，取操作码和取操作数是在不同的指令执行周期完成的以下称作“指令周期”。例如，在一个器位的微计算机中为了取由一字节操作码和一字节操作数所构成的二字节指令，需要二个指令周期。在这种情况下，每个指令周期需要三个机器时钟周期。因此，这种常规的流水线结构的效率是不令人满意的。

一般来，取操作码或操作数的取周期比指令周期短。这就意味着，在执行周期中存在一段不执行任何取操作的时间。如果在这段时间内能取下一条指令元素，则机器的运行时间就给缩短。

因此，提供一个具有改进的取周期以缩短指令周期的微计算机是本发明的目的。

为了达到，前面提到的及其它的目的，按照本发明，一个微计算机具有一个指令译码器和一个程序计数器。指令译码器对所取指令进行译码，并输出一个控制信号以控制所取指令的执行。从指令译码器输出的控制信号具有用以控制取周期的元素，在每个指令周期开始时触发取周期以取当前执行的指令的操作数，并在每个指令周期的中途取下一条指令的操作码。

当每个取周期被触发时，程序计数器便增加它的计数值，以便使计数值与在每个取周期中所存取的地址保持一致。

按照本发明原理，一个具有流水线结构的微计算机要允许在现行指令周期期间为后一个指令执行周期从内存中取指令数据，其工作方法包括下列步骤：

对需要一个以上字节的指令数据的指令预编程指令操作码（OP码），使之带有请求压缩时间取指令数据的信息。

在指令周期内紧跟着压缩时间取指令数据的请求从内存中取一个以上字节的指令数据。

指令数据由一个操作码字节和一个操作数字节构成，则在设置一个指令周期之前取操作码字节，取步骤包括在设置该指令周期的同时取与所取的操作码相关的操作数字节。另一种情况，指令数据由一个操作码字节和两个操作数字节组成，则在设置节一个指令周期之前取操作码字节，取步骤包括在设置第一个指令周期的同时取与所取指令操作码字节相关的第一个操作数字节，并在紧跟着取第一个操作数字节后此指令周期内进而取与第一个操作数字节相关的第二个操作数字节。

本发明的方法还包括执行指令的步骤，现在该指令周期内，在取新的操作码之前，执行由操作码和操作数字节所规定的指令。

从下面给出的详细描述和本发明的最佳实施方案附图将有利于更全面地理解本发明，然而，本发明并不局限于给定的实施方案，它们仅为了解释和理解。

在图中：

图1（A）和图1（B）是执行二字节指令时常规的和本发明的指令周期的时间图;

图2（A）和图2（B）是执行三字节指令时常规的和本发明的指令周期的时间图;

图3是根据本发明设计的一个微计算机系统的方块简图;

图4是常规的和最佳的指令执行过程的时间对比图，这里（B）表示在执行一字节指令期间程序计数器的值，（C）表示在执行二字节指令期间程序计数器的值;

图5（A）和5（B）图解说明按照常规的和本发明的处理过程执行二字节和三字节指令的指令周期的持续时间;

图6（A）和6（B）是常规的和本发明的指令译码器的实例。

现在参照附图，特别是1（A）和1（B），与常规的处理过程相对比，来描述本发明的最佳处理过程的一般的和基本的原理。图1（A）说明了先有技术的典型处理过程，图1（B）说明了按照本发明的最佳处理过程。两个图都用以执行二字节指令，该指令由一个八位操作码（op    Code）组成，例如LDA，和一个八位操作数。在这种情况下，操作数是一个与待存取的随机存取存贮器地址相一致的地址码。在所示的例子中，指令命令所规定的随机存取存贮器地址的内容转移到或装载到累加器。

在图1（A）的常规处理下，在第一个指令周期开始之前取第二个指令周期的操作码LDA。在与第一个指令周期相重合的下一个取周期中，取出由操作数所指定的随机存取存贮器地址中的数据。在与第一个指令周期同时开始的取周期中所取的数据和在第一个指令周期之前所取的操作码LDA都在第二个指令周期内使用。