[其他]有多路时序循环逻辑开关的可编程控制器

说明书

本实用新型是关於用逻辑电路实现可编程多路时序自动控制的产品，国内外现有的时间控制器，常用全机械结构、逻辑电路、逻辑电路与机械结合或微处理机控制等方式来完成功能。上述前三种方式，虽然可以完成一定时间开关量的控制，但对大量而要求时间单位小到秒且任意时刻开或关的控制无能为力，也不能随时、方便地编入或改写程序，后一种方式虽然满足使用及编程的要求，但线路庞杂，成本高。因此，国内尚未普及时序自动控制技术。

本实用新型的目的是以比较简单的逻辑电路代替上述的后一种方式，提供一种既可以进行大量而时间单位小到秒且任意时刻开或关的时序自动控制，又可以随时、方便地编入或改写程序，成本低廉的产品，普及时序自动控制技术的应用。

本实用新型具有多路继电器开关，可以输出220电压控制电气设备，各开关执行预编的日循环程序和多日循环控制。

本实用新型的逻辑电路包括以下七部份：

一、一个能进行上、下午12小时显示而准确走时的数字式电子钟和时钟脉冲拾取电路；

二、秒、分转换控制及秒计数电路；

三、若干片静态存贮器组成的存贮阵列；

四、地址计数器及片选电路；

五、多日循环控制兼编程状态设置电路；

六、输出开关的驱动和状态显示电路；

七、钟、地址始点设置及天脉冲（即每天一个脉冲）发生电路。

各部份电路分述如下：

第一部份中的电子钟可用现有日本产的LM系列的数字式电子钟集成块，配上相应的时间显示屏和石英晶体振荡、分频集成块（MM5369），其特点是具有快进、慢进校时和秒显示、正常走时四种功能，这些功能执行时显示屏上分个位数字分别是每秒变化60、2、1次和每分钟变化1次，此外还具有快进、慢进、秒显示控制端同时为高电平时置。12：00（零时）等功能。

时钟脉冲拾取电路如图1所示，时钟分个位数字从0变到9时，分个位七段译码的a、e、f段的波形见图2，C1、C2、C3分别与R6、R7组成微分电路把a、e、f的低→高电平状态微分，BG1把e的高→低电平反相后，由C4与R5、R6、R7组成的微分电路微分，BG2起整形作用，图1中点1、2的波形见图2，此脉冲系列与分个位数字变化严格同步，由于快进时周期约17毫秒，点2负脉冲宽度取约0.5毫秒为宜，图1的D5～D8防止各微分电路互相干扰，R1～R4和D2～D4分别为C1、C2、C3提供放电回路，BG1、D1为C4提供放电回路，＋1、＋2表示两种电压，如钟需要的电压与其它电路的不同，BG2可起电平转换作用。

上述数字式电子钟也可使用其它有同样功能的成品，如能输出如图2中2的脉冲，则可略去脉冲拾取电路。

第二部份电路见图3，图中9接电子钟秒显示控制端，10接受由图1的2送来的负脉冲，5接受秒控制信号，电路的主要功能是当秒控制信号为高电平时，使电子钟变为秒显示，此时10输入1（或4、8）个脉冲，从4C输出一个脉冲，当秒控制信号为低电平，电子钟正常走时，此时脉冲从10输入经过4输出，脉冲个数不变。

图3中的1是下降沿计数的计数器，R端为高电平时清零且计数端CL禁止。

当5为高电平时，7的低电平经8整形后，一个作用是使9变为高电平（钟进行秒显示），另一个作用是使2d、3a为低电平，1进入计数状态，此时4a为高电平，4关闭，1对10来的负脉冲计数，若2a接至1的Q1（或Q3、Q4），则Q4～Q1从0000状态开始，当10向CL送入1（或4、8）个脉冲时，状态变为0001（或0100、1000），使2a、3a变为高电平，4a低电平，4开启，此时4b正接受10来的第1（或4、8）个负脉冲，3a的高电平经R1C1延时后1清零，状态回复0000，4重新关闭，故4开启的时间由R1C1的时间常数t决定（t＜10来的脉冲宽度），由此每当10送入1（或4、8）个秒脉冲，4C输出一个宽度约为t的负脉冲，当5为低电平时，点7的高电平经8整形，一个作用是使9为低电平（时钟不秒显），另一个作用是经过2后3a为高电平，1不计数，4a为低电平，4开启，10进来的负脉冲如数输出到4C，BG2的作用是使5由高电平恢复低电平时一段时间内，把3b钳在低电平，4延时开启，以消除电子钟由秒显变为正常走时过程产生的干扰脉冲。＋1、＋2的意义与第一部份所述相同，同时表示BG3可以作电平转换。

除秒显外，10送入一个脉冲代表时钟走过一分钟，从4C输出的一个脉冲分别代表一分钟和1（或4、8）秒四种基本时间单位。