[其他]译码电路

说明书

本发明是关于将被编码了的图象接收，从该图象信号中检出附加于各页、各扫描线上的同步信号，对图象信息进行译码的译码电路。本发明具有所定段数的第１移位寄存器，接续于所说第１移位寄存器之最下段的输出，而有与附加于图象信号之前的同步信号的位数相对应的段数的第２移位寄存器，以及被接续于上述第１移位寄存器的各段输出及上述第２移位寄存器的各段输出的逻辑电路。根据本发明的译码电路，可以在短时间内正确地捕捉同步信号。

本发明是关于传真装置等中的图象信号的译码电路，更详细地说是关于含有将已编码的图象信号接收、译码时，检出扫描线同步信号（以下称作EOL信号），以形成供译码处理的信号的电路的译码电路。

一直以来，在传真装置，电子档案等的装置中使用着微处理器，通过存储于存储器中的程序，进行图象信号的编码、译码的处理。作为这样的装置，例如有在社团法人电子通信学会的电子通信学会技术研究报告《多点监视控制用LSI（大规模集成）化处理器》，SSD20，No.52，1980年10月28日，页1～8，以及冲电气研究开发《传真用通常LSI的开发》第114号，Vol.48，No.2，1981年，页31～33所公开的例子。

根据在这种装置中所使用的程序的处理，是指基于CCITT（国际电报电话咨询委员会）建议T4的图象黑白信号的编码和译码。

在上述原来的装置中的译码，是将图象信号的EOL信号接收，而将EOL信号之后的图象信息译码，变换为图象扫描信号。这里的EOL信号是被附加于页的最初的扫描线的信息之前及扫描线的信息之后，成为12位的“000000000001”形式的信号。被接收的编码方式的确认，是通过在图象信号收信之前，预定于传真装置中的通信控制程序来进行的。在程序处理中，以受信图象信号为基础，对每一象素检出黑、白信号，通过将EOL信号、图象信息读出，进行译码操作。

可是，在上述现有技术的装置中，由于是通过微处理器的程序处理来进行图象信号的编码及译码，在这处理上很费时。在连续多页的图象的收信中，在换页的地方，接收由6个连续的EOL信号组成的返回控制信号（以下称做RTC信号），以便与其他信号区别。通常，收集方面在认识到这6个EOL信号之中的3～4个就作为一页的完结。这时，对EOL信号（12位或13位）每次进行计数，区别EOL以后的图象信息进行处理的程序逻辑变得非常复杂。

因此，本发明的目的是为了解决上述现有技术的问题点，提供避开区别EOL信号与其后的图象信息的复杂的逻辑，以简单的电路结构来实现译码的译码电路。更进一步，本发明提供比采用LSI化技术的专用逻辑电路更经济的译码电路。

本发明是关于接收已被编码的图象信号，从该图象信号检出附加于各项，各扫描线上的同步信号，把图象信息译码的译码电路。为了解决上述现有技术的问题点，本发明由具有一定段数的第1移位寄存器，具有对应于被连接于该第1移位寄存器的最下段输出，而被附加于图象信息之前的同步信号的位数的段数的第2移位寄存器，以及被接于上述第1移位寄存器的各段输出与上述第2移位寄存器的各段输出的逻辑电路而构成。第1移位寄存器例如由8位的移位寄存器构成，而第2移位寄存器例如由12位或13位的移位寄存器构成。这是基于根据规格，所接收的同步信号（EOL信号）是EOL（“000000000001”）、EOL+1（“0000000000011”）、EOL+0（“0000000000010”）以及EOL之后的8位内一定存在逻辑电平“1”的信号的这一事实而构成的。

附加于图象信息之前的同步信号及其后的图象信息被串行地顺次寄存于第1及第2寄存器中。逻辑电路根据第1寄存器及第2寄存器的各段的输出，通过检出同步信号及图象信息中的1位以上的逻辑“1”的信号，将位于图象信息之前的同步信号进行逻辑输出。因此，能在短时间内正确地捕捉同步信号，解决了上述现有技术的问题点。

图1是表示本发明的实施例的译码电路的方块图。图中，1是图象信号的输入端，11是EOL检测电路，12是接收信息译码电路、13是译码前处理电路，14是FIFO（先进先出）存储器，15是译码后处理电路，16是行存储器A，17是行存储器B。