[其他]印刷电路的退耦构成和方法

说明书

本发明涉及一种复合电子组件，此组件包括印刷电路（PC）板、集成电路（IC）组件和抑制电容器。

本发明进而是针对一种制造上述类型装置的方法，这种装置能达到最大的电路密度和高的抑制效率。

根据目前的包括（但不限于）计算机工业的实践，通常是用印刷电路板来安装电子装置。印刷板通常包括一个绝缘基板，在基板的一个外表面或以两边的绝缘层包住的内部基板上有许多导电路径。印刷电路板现在用来取消以往的点与点连线技术已是近于通用的方法了。

为了取得最大的电路密度，通常使用连同印刷电路板一起的包括有一块硅芯片，或者本身就是可以组成大量电路和子电路的芯片的集成电路器件。集成电路芯片可以包括许多与印刷电路板上的孔或焊点在位置上相对应的有一定间隔的接触翅片或接线端。通过把集成电路器件的接线端穿过相应的有一定间距的电路板上的孔;或者把这些接线端和电路板的焊点对齐，然后把接线端和相应的导电路径（对于使用了通孔型印刷电路板的情况下）或接线端与焊点（对于使用非通孔型印刷电路板的情况下）之间进行焊接，可以把集成电路器件装到印刷电路板上。

特别在计算机应用中，通常使用一个抑制电容器来跨接在集成电路器件的电源线两端。此电容器的功能是抑制电源中产生的脉冲或火花，要不然这些脉冲或火花可能窜进系统而产生在工业上称作的“软误差”。

迄今，接入必要的用于抑制作用的电容器的通常方法是把抑制电容器的引线焊到印刷电路板上的适当地排列的金属孔眼或焊点上，这些孔眼或焊点通过印刷电路板上的导电路径联到集成电路的电源两端。其次，目前的技术已确认，在电容器和集成电路芯片电源线之间存在的相当长度的导电路径会产生大的电感量。由于这种电感的存在，必须利用相当大的电容量来达到所希望的抑制电源干扰的效果。显然，大容量电容器的应用不仅增加了电子组件的成本而且也因为所必需的高容量电容器的实物尺寸而减小了提供高密度电路的能力。

根据最近的技术，例如美国专利3，617，817和4，249，196，已经提出了一种直接在集成电路器件中包括多层陶瓷电容器的方案。通过在集成电路外壳中并入多层陶瓷电容，集成电路的电源两端连接抑制电容器的引线就会十分短。从利用了短引线而使电感量减小的角度看，与以前的方法相比，有可能使用数值显然较小，因而实物尺寸也较小的电容器来取得令人满意的抑制效果。在集成电路壳体中封装电容器还提供了使电路密度增大的附加好处。

从消极的一面看，在集成电路壳体中包入多层陶瓷电容会产生许多制造和适应性问题。从制造的观点看，在一个外壳中放入热膨胀系数不同的元件会产生电和机械性质两者的某种可靠性问题。从适应性观点看，在各种电路布置、使用和电源条件下，使用给定的集成电路芯片会产生这样的情况，即所具有的电容值只是近似于用来抑制的理想电容值。于是，从概念上讲，虽然在集成电路包装中装有多层陶瓷电容在目前技术中表现出明显的好处，但是这种复合器件至今还没有得到广泛应用。

考虑到前述背景情况，本发明的一个目标是提供一种包括了印刷电路板、集成电路器件和多层陶瓷电容的理想的电路构成，它们以这样的方式结合在一起，即在特定的电路应用中有着最佳的多层陶瓷电容抑制效果而不减小电路密度。

本发明的进一步目标是使通常的大量生产的集成电路器件能够与印刷电路板和抑制用多层陶瓷电容以这种方式结合在一起，即它使多层电容的抑制效果达到最佳而不使集成电路的制造因多层陶瓷电容的加入而复杂化，以及在多层陶瓷电容和集成电路之间不需要使用长引线。

更具体地说，本发明可以直接概括为把印刷电路板、集成电路和多层陶瓷电路按如此方式组合，即最有效地使用电容器而不会牺牲电路的密度。

更进一步具体地说，根据本发明，提供了一种印刷电路板，它有着通常的内部导电路径，在其外露的表面上有一系列可使集成电路接线端固定于上的焊点。与此印刷电路板一起，提供了一种自身特性已知的集成电路器件，其中，接线端包括了由集成电路的下表面之下伸出的相对应的接线腿。本发明的创新的方面包括：提供一对直接设置在集成电路本体占有的空间下的焊点，焊点包括了引到印刷电路板电源端（这些端点将连接到集成电路的电源端）的导电路径。

在接入集成电路之前，把多层陶瓷电容连接到由集成电路占据的空间之下的焊点上。使多层陶瓷电容的厚度与集成电路下表面之下和印刷电路板上表面之上的区域的空间相同，这种空间由集成电路器件之下延伸的接线端的长度所提供。