[发明专利]适用于实现顺序控制和伺服控制的计算机控制系统和方法

权利要求书

1.一种执行三种类型并行处理指令的计算机控制系统，所述三种类型并行处理指令包括：打开指令、关闭指令和暂停指令，所述计算计系统包括：

一个中央处理单元(CPU)；

一个定时器，它包含一个计算器，该计数器在一预定时间间隔被一限定的计数所更新并且连接到所述CPU，在那里被读出；

一个程序存储装置，用以存储将由所述CPU执行的顺序控制和伺服控制程序；

一个程序计数器，它连接到所述CPU和所述程序存储装置，用于指定所述程序存储装置的一个地址，所述地址处存储着一条下一步将要执行的指令，根据由所述CPU执行的一条指令的类型去更新所述程序计数器的内容；

一个地址表，它连接到所述CPU和所述程序计数器，用于寄存由一打开指令和一暂停指令所指定的程序地址，根据一关闭指令检索和擦除所述地址表寄存的地址；

一个时间表，它连接于所述CPU并以来自所述定时器的一预定的时间写入，用于启动一个寄存在所述地址表内的程序；

一个指示字，它连接于所述地址表和所述时间表之间，再连接到所述CPU，用于扫描所述地址表和所述时间表的相应部分。

2.根据权利要求1的计算机控制系统，其中所述程序计数器的内容被更新成一个跟随在打开指令后的一条指令的地址，或者当终止一个包含有执行关闭指令的程序时，所述程序计数器的内容被更新成一个从所述地址表中选出的地址，或者所述内容被更新成跟随在关闭指令后的一条指令的地址，或被更新成一根据一暂停指令由所述地址表选出的一个地址。

3.根据权利要求1的计算机控制系统，其中在所述打开指令的情况下，所述的地址表存有由变量指定的程序的地址，该变量存储在所述地址表的一个空位部分，这是通过所述字对所述地址表进行扫描找到的。

4.根据权利要求1的计算机控制系统，其中在所述暂停指令的情况下，所述地址表寄存有一跟随在一暂停指令后的一条指令的地址。

5.根据权利要求1的计算机控制系统，其中在一关闭指令的情况下，通过扫描，检索和擦除由一变量指示的且寄存在所述地址表中的一个程序地址。

6.根据权利要求1的计算机控制系统，其中寄存在所述地址表中的地址由上述指示字进行检索，并被一条关闭指令擦除掉。

7.根据权利要求1的计算机控制系统，其中在执行所述关闭或暂停指令后，在所述CPU的控制下，将所述指示字所指定的位置处的所述时间表的内容转移到所述程序计数器，上述的CPU根据指令控制上述时间表从上述的程序存贮装置中读出。

8.根据权利要求1的计算机控制系统，其中所述指示字还用来读和写所述地址表和所述时间表。

9.根据权利要求1的计算机控制系统，其中所述预定时间，在打开指令时相应于所述计数器的读数，在暂停指令时相应于由一暂停指令变量所指定的暂停时间与所述读数之和。

10.一种适用于顺序控制和伺服控制的计算机控制系统，它包括：

一个中央处理单元(CPU)；

一个中断时钟，它在预定的时间间隔处给所述CPU加一中断；

程序存储装置，用以存储将由所述CPU执行的顺序控制和伺服控制程序；

一个程序计数器，它连接到所述CPU和所述程序存储装置，用于指定所述程序存储装置的一个地址，在所述地址处存储有下一步将要执行的一条指令，所述程序计数器的内容根据由所述CPU所执行的一条指令的类型而被更新；

一组服务电路，连接到所述CPU和所述程序计数器，每一个服务电路包括：一个连接到所述程序计数器的地址表、一个服务指示字、一个顶部指示字和一个编目指示字，所述指示字连接到所述地址表；

一个暂停指示字，它由所述CPU控制，用来在初始状态下从所述服务电路中选择一个有着最短暂停时间的电路；

所述地址表连接到所述程序计数器，用于寄存由一条打开指令和一条暂停指令所指定的程序地址；

根据一条关闭指令，所述地址表寄存的地址被检索和擦除；

所述服务指示字，指示所述地址表中现时正被使用着的一个程序的地址；

所述顶部指示字，指出一个将被使用并已存储于所述地址表内的程序的前端地址；

所述编目指示字，指出由一条打开指令和一条暂停指令所写的地址表的位置。