[发明专利]图象码的解码装置无效
申请号: | 86106162.4 | 申请日: | 1986-08-07 |
公开(公告)号: | CN1008501B | 公开(公告)日: | 1990-06-20 |
发明(设计)人: | 久田加津利;国分信聪;樱井茂树;村田幸雄;冈野达夫 | 申请(专利权)人: | 佳能株式会社 |
主分类号: | H04N1/415 | 分类号: | H04N1/415 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 图象 解码 装置 | ||
本发明是关于图象码的解码装置,更具体地说是对于通过二维编码,例如改进的Reed(MR)编码或者改进的Reed(MMR)编码,所获得的图象码进行解码的装置。
在图象传送装置中,例如在采用光盘或磁盘的传真或图象文件存储器中,高速而有效的传输操作和存储操作是通过图象数据的压缩来获得的。
对于这样的图象数据压缩,一般所知的MR和MMR编码方法是:日本邮电省通告Nos·1013,1981所公开的二维编码方法和日本邮电省通告Nos197,1985所公开的高效率二维编码方法。
在诸如MR或MMR编码的二维编码中的代码代表了一行需要进行编码的一行图象信号和它前面一行的图象信号之间的关系。因此,对这样编制的二维图象码进行解码需要一种复杂的方法,以便识别输入的图象码和前面一行的已被解码的图象信号之间的关系,这样的方法由诸如一个微处理机的软件来实现。因此,一个图象码的识别有时需要若干步骤。这么一来,高速解码操作有时是不可能的,这是因为一个随后的图象码不可能被立刻解码。
另外,在诸如MR或MMR编码的二维编码中,所得到的图象码的长度不需要是一致的。因此,在解码操作之后,为了准备下一个要进行解码的代码,该代码是根据已解码之代码的长度确定的。然而,如果和代码长度相比,解码的时间短,则解码操作就可能被中断,这是因为在应该开始解码操作时,下一个代码可能还没有为解码作好准备。
此外,在诸如MR或MMR的二维编码中,需要被编码的一条线的图象信号和前面一条线的图象信号之间的关系是由多种模式的代码来表示的,而上述多种模式中的水平模式需要有一个指示水平模式的识别码和若干个用来指示行程长度的代码。这样,该水平模式是由识别码来识别的,而行程长度是在下一步中识别的。然而,在这样的操作中,解码操作可能被中断,这是因为如果行程长度短的话就不可能立刻处理下一个代码。
被编码的图象信号如上面所述那样进行解码,被解码的图象信号随后被送到一个诸如打印机的处理单元。然而,在提供了若干个处理单元的情况下,必须配备多个分别与上述每个处理单元的速度相匹配的缓冲存储器。
鉴于上面所述,本发明的一个目的是实现图象码的高速解码。
本发明的另一个目的是实现由诸如MR或MMR编码所得到的二维图象码的解码,而无需中断并且对输出单元的输出没有延迟。
本发明的再一个目的是提供一个能够适用于不同处理单元的解码装置。
本发明的再一个目的是通过高速识别输入图象码与以并行的方式一次提供具有预定数目的象素的基准图象信息的基准图象线之间的关系、并且由图象码和上述图象信息的识别结果来形成图象信号,从而来实现高速的解码操作。
本发明的再一个目的是根据在解码操作中所识别的前一个码来改变对下一个码的解码操作,从而在对不同代码长度的图象码的解码过程中实现无中断的高速解码操作。
本发明的再一个目的是通过同时识别一个指示编码模式的识别码和一个随后的图象码,在对诸如由MR或MMR编码所得到的二维图象编码的解码过程中实现无延迟的高速解码操作。
本发明的再一个目的是通过立刻对一个图象码进行解码而不提供一个指示编码模式的识别码,从而在对诸如由MR或MMR编码所得到的二维图象编码的解码过程中实现高速解码操作。
本发明的再一个目的是通过在取出基准线上为图象码的解码所需要的预定数目象素的图象信号之后启动解码操作,从而实现精确的解码操作。
本发明的再一个目的是通过使得解码操作与时钟信号相同步,由此使得解码操作和诸如打印机之类的输出装置的功能相匹配,从而使得不同的输出装置能够共用一个解码装置。
上述内容和本发明的其它目的以及发明的优点通过下面的说明就能十分清楚地反映出来。
附图1是实施本发明的一个解码电路的方框图;
附图2A和2B是显示一个需要进行解码的代码的示图;
附图3是显示一个移位器实例的方框图;
附图4是一个编码表ROM实例的方框图;
附图5是一个代码检测逻辑电路实例的方框图;
附图6是一个行程长度计数电路实例的方框图;
附图7是一个基准线的图象信号的处理电路实例的方框图;
附图8是一个选择器电路实例的线路图;
附图9是一个假设变化点发生电路实例的线路图;
附图10是一个假设变化点检测电路实例的线路图;
附图11是显示如附图9和10中所示电路功能的时间波形图;
附图12是一个Pv比较电路实例线路图;
附图13是一个移位控制电路实例的线路图;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于佳能株式会社,未经佳能株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/86106162.4/2.html,转载请声明来源钻瓜专利网。