[其他]具有带式随机存取存储器和地址发生器装置的单指令多数据单元阵列处理机无效
申请号: | 86107558 | 申请日: | 1986-12-09 |
公开(公告)号: | CN86107558A | 公开(公告)日: | 1987-06-17 |
发明(设计)人: | 史蒂文·格雷戈里·莫顿 | 申请(专利权)人: | 国际标准电气有限公司 |
主分类号: | G06F15/16 | 分类号: | G06F15/16 |
代理公司: | 上海专利事务所 | 代理人: | 吴淑芳 |
地址: | 美国纽约州*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 随机存取存储器 地址 发生器 装置 指令 多数 单元 阵列 处理机 | ||
1、一种应用排列成由行和列组成的矩阵的许多处理机的这类单元阵列,其特征在于,在上述阵列里的每一个处理机能与在水平方向和垂直方向的左、右、上、下的其它处理机连通,以完成算述运算,其改进措施包括:
排列在一行里的上述许多处理机中至少有两个上述处理机在上述行里操作而形成地址信息,并且
分立的存储器装置,每一个上述分立的存储器装置耦合到位于上述行里的上述两个处理机,以接收所产生的上述的地址信息。
2、按照权利要求1所述的单元阵列,其特征在于,每一个上述分立的存储器是一个动态随机存取存储器(DRAM)。
3、按照权利要求1所述的单元阵列,其特征在于,上述至少两个处理机在上述行里是相邻的。
4、按照权利要求1所述的单元阵列,其特征在于在上述行里的上述处理机连接到存放一给定位数的共用总线上,连同一个地址译码器装置耦合到上述总线,以使上述两个处理机能经由上述总线耦合到上述译码器上,从而选择位于上述行里的任何其它处理机。
5、按权利要求4所述的单元阵列,其特征在于,上述地址译码器装置包括一个耦合到与各个处理机联系的上述存储器装置的行译码器,通过使用一个比上述给定的数小的第一个位数来选择上述存储器装置。
6、按权利要求5所述的单元阵列,其特征在于,上述地址译码器装置包括一个耦合到上述存储器装置的列译码器并操作,通过使用一个比上述给定的数小的第二个位数在纵列里选择一个处理机。
7、按照权利要求1所述的单元阵列,其特征在于,每一个处理机包括逻辑装置,在里面存储地址数据,用以确定在上述行里的哪一个处理机被选出来,以提供上述地址形成。
8、按照权利要求7所述的单元阵列,其特征在于,在上述行里上述许多处理机中任何两个能选出来以形成上述地址,与在上述行里的处理机一起工作,提供算术运算。
9、按照权利要求7所述的单元阵列,其特征在于,上述逻辑装置包括一个多端口随机存取存储器(RAM)。
10、按照权利要求4所述的单元阵列,其特征在于,它还包括耦合到上述总线、用以将数据传输到上述地址形成处理机的装置。
11、按照权利要求1所述的单元阵列,其特征在于,上述每一个处理机是一个16位处理机。
12、按照权利要求4所述的单元阵列,其特征在于,上述公用总线存放32位数据。
13、按照权利要求4所述的单元阵列,其特征在于,以第一个给定位数的操作来确定一个行地址,并以第二个给定位数的操作确定一个列地址。
14、按照权利要求13所述的单元阵列,其特征在于,上述第一个和第二个给定的位数是8。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于国际标准电气有限公司,未经国际标准电气有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/86107558/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体器件的高氧含量硅单晶基片及其制法
- 下一篇:条状加工食品的包装套