[其他]数字压缩—扩展电路

说明书

本发明总的涉及数字信号传输，并更具体地介绍一种用于数字声频信号的压-扩电路。

现代通信系统，为了实现增益调整等方面的目的，经常要求对脉码调制（PCM）信号进行算术处理。PCM信号一般是用压缩的8位浮点形式表示声频信号。为了对这种信号直接进行算术运算，PCM信号一般必须首先要把它扩展到13或14位的线性表示形式。同样，在将这种线性数字声频信号送入通信系统传输之前，一般需要把它压缩成PCM的对数表示形式。

在先有技术中，为了扩展数字信号，一般装有将被压缩的PCM信号转换成线性信号（或反之）的串行电路。该串行技术一般利用可控制转换过程的复合定时电路。并且该转换过程需要大量的执行时间，这是因为各串行位要被单独加工处理而不以并行方式传输。

按照本发明，数字信号被经过一种廉价的单一电路进行压缩和扩展（压-扩）。该电路可兼容A-律和μ-律两种PCM协议，是完全固态的;并按照一个成功的实施例，已用CMOS实现。

符号国际电报电话谘询委员会（CCITT）建议G172、G711、G712μ和G732A的PCM信号是由8位的字组成，每个字包括有一个符号位，一个3位的指数部分（和弦-chord）和一个4位的尾数部分（步进-step）。

按照本发明，为了把被压缩的PCM字分离成三个组成部分，即符号位、和弦和步进位，以及把该三个分离部分扩展成带有符号的，线性幅度由PCM字代表的信号，提供有一种电路。在扩展期间，步进位向左移位，左移位数与和弦位的幅值大小成正比，于是步进位就被逻辑高电平信号所包围或填充。

在压缩过程中，被压缩的线性信号的次序是通过检测线性信号的最高非零有效位的位置，并指定上述最高有效位左边的邻接4位来表示步进位，而加以确定的;同时将最高非零有效位的次序编码成为与三位和弦位相对应。

按照最佳实施例，为了进行上述转换，可利用一个4位桶形移位器。桶形移位器是众所周知的电路用于将一个具有预定位数的输入数字字变换成另外一个以移过位的形式表示输入字的数字。人们熟知的各种桶形移位器结构，包括将输入字扩展成具有较多位数的各个移位器，或者包括将数字字的最高有效位移到输出字的最低有效位的位置，同时将其余位向左移一个位置的各个环绕式移位器。例如，这种众所周知的结构在加弗（Carver）和米特（Mead）所著的《超大规模集成电路（VLSI）系统入门》一书中第157～163页中论述，该书是由爱迪生威斯莱（Addson    Wesley）出版公司于1980年出版的。

这种桶形移位器的优点在于并行处理格式与双向性。这种桶形移位器通过并行处理既可用来扩展PCM字，又可用来压缩线性信号，从而得到克服先有技术中串行压-扩电路的速度较低和价格较贵的缺陷的高速与价格低廉的电路。

按照成功的样机，为了对4个步进位进行移位并用逻辑高电平信号包围（填充），采用了一种6位的桶形移位器。

结合附图，根据下面的详细说明就可更好地了解本发明，在这些附图中有：

图1是本发明的压-扩电路的总方框图，

图2是本发明最佳实施例的数组电路原理方框图，

图3是根据图2所示数组电路的单元电路原理图，

图4是根据最佳实施例对前导的一位进行检测的电路原理图，以及

图5是根据最佳实施例的多路转换电路原理图。

关于图1，一个以数组1形式的桶形移位器从并行PCM总线2接收PCM字的、示为A、B、C和D的4个步进位，并把步进位移位，以组成12、或者13位的线性字（取决于该输入PCM字是按A-律或μ-律编码），以便加到并行线性总线3上。

将出现在并行PCM总线2上的PCM字的符号位直接加到并行线性总线3。从PCM总线2上接收的和弦位被加到译码器4，译码器4就随之而在它的八个输出中的一个输出上产生一个控制信号以便加到多路转换电路5。多路转换器就随之而在它的八个输出端中的一个预定输出端上产生一个启动信号以便加到数组1，从而使4个步进位左移一个预定位数，下面参考图2进行了更详细的研讨。

一个外部控制器，例如一个微处理器（未示出）产生一对信号，即DIRN和A/μ律信号，以便加到数组1、多路转换器5和位移加法器/减法器电路6。DIRN信号的值可指定压-扩电路是作为从PCM字到线性字的扩展器功用，还是作为从线性字到PCM字的压缩器功用。A/μ-律控制信号可选择目前电路的作用是按A-律编码PCM字还是按μ-律编码PCM字来压扩（即通过位移加法器/减法器电路6，在μ-律字的扩展期间必须减去一个位移量33，而在压缩期间必须加上一个位移量33，将在下面详述）。