[发明专利]中止系统时钟信号的装置和方法

说明书

本发明涉及中止计算机中的系统时钟信号的装置和方法，更具体地说，是在电池供电的计算机中为减少电力电力损耗而中止系统时钟信号的装置和方法。

在数据处理情况下，中央处理机的较大部分时间处在等待一或多个I/O装置完成一项操作或等待操作者向处理机进行进一步输入的空循环。在由AC电源向中央处理机供电的系统中，用在空循环的时间並不重要。然而，在由电池向中央处理机提供电力的运转条件下，中央处理机用在空循环的时间无谓地浪费了电池能量。因此，很需要防止中央处理机在等待I/O装置完成运转或操作员进行进一步输入时进行空循环。随着小型计算机特别是便携式计算机的日益普及，节约电池电力变得更为重要。

一般，电池供电计算机采用互补型金属氧化硅（CMOS）电路来减少电力损耗。然而，为充分利用这些CMOS电路的优点，这些电路必须在不用时不被计时。众所周知，CMOS电路的特点在于它在未被计时时提供了很低的电力损耗。为充分实现这种节能优点，在数据处理系统上运行的操作系统软件和应用程序必须能在中央处理机等待I/O运转完成或操作员的进一步输入时中止系统时钟。

美国专利第3，941，989号公布了减少计算器电力损耗的一种方法，其中在计算器显示状态中提供较低占空比功率和较低占空比时钟脉冲。在计算器处于工作状态时提供连续的电力和高速率的时钟信号。若在选定的时间间隔中来开始执行模式，则功率和时钟脉冲的占空比要降得比显示模式还要低。

美国专利第4，435，761号提供了一种数据处理装置它带有用于传输数据的数据发送和接收装置及用于处理数据的处理装置。提供了在发送数据时中止传送控制时钟信号的装置。

在美国专利第4，279，020及第4，455，623中显示了数据处理器节省电力的另一成果。在前者中，当中央处理机完成运行时，它向电源的断电（pocoesdoucn）子电路发出输出信号，该子电路随即停止向中央处理机输送电力。这样，在中央处理机不运行时，就不向它提供电力。在后者中，借助一种开关来减小微处理机的电流消耗，该开关只在接到表示微机要执行程序的控制信号时，才将微机同电源连接起来。具体地说，采用了一种电子转换器，以在未接收到控制信号时转换到非导通状态。对于需要执行时间比控制信号持续时间长的软件程序，微处理机向电子开关提供一种信号。使之保持导通状态，直至软件程序执行完毕，在美国专利第4，203，153号中显示了一种类似的成果。

美国专利第4，409，665号公布了在带有存储器的计算器中利用CMOS电路节省电力的方法。通过采用两个转换电压和一个非转换电压，使能在维持向存储器传送电力的同时，切断向计算器的逻辑线路、显示接口和按键信号检测电路的供电。在其他的实施方案中，为了优化电力消耗，采用了多重模式，如关断模式、纯显示模式、纯处理模式和显示与处理模式。计算器通电进入显示模式，直到检测到按键信号。此时，对处理器供电，直到处理完成。这种电力节省是通过采用与第一组电路和电力消耗控制器相连的第一电力开关装置，以及与第二组电路和电力消耗控制器相连的第二电力开关装置实现的。

本发明的一个目的，是要通过在处理器的非处理时间内中止对处理器（包括CMOS电路和其他相当的电路）的定时，降低电池供电计算机的电力消耗。根据本发明的这一目的及其他目的，提供了用于在处理操作完成截止时钟脉冲并利用来自多个源中的任一个的中断来启动处理机的时钟脉冲的装置。这些中断包括直接存储器存取（DMA）中断以及I/O装置服务时产生的I/O中断，I/O中断调用位于ROM或主应用程序中为I/O装置服务的短程序，该I/O装置包括显示器，打印机磁盘驱动器，键盘和诸如调制解调器和RS232通讯接口的通讯装置，以及系统定时器。

提供了一种功能，它为在计算机系统上运行的应用程序和操作系统程序提供了一种确定系统时钟信号和中央处理机的中止直至发生所要求的规定事件或直至选择超过周期结束的方法。在此情况下，该事件被定为导致系统来自多个I/O装置中的一个或来自DMA运行的系统中断的事件。

在运行中，首先让用来中止系统时钟信号的硬件待命。这种待命本身并不使时钟信号中止，而是使它们能在以后的某一时间中止。如果此时接到中断，它就将受到处理，并且待命装置将被复位。然而，若在进行待命之后的规定时间间隔内未收到中止，则系统时钟信号将被中止。此后，系统时钟信号将在接到中断（以直接存储器存取方式或来自I/O装置）时才被重新启动。

图1是本发明的系统的功能框图;

图2是本发明系统的总体运行流程图;