[其他]数字相位表电路

说明书

EP-AI-O    122491示出的是一种数字相位表电路，用来测量在第二个时钟信号的两个脉冲的取样间隔内，第一个时钟信号的脉冲边沿与第二个时钟信号脉冲边沿之间的相位差，在该相位表的一个实施电路中，第一个时钟信号的脉冲取自于电视接收机水平偏转电路的水平回描脉冲，它与作为相位参考的已传输的第二个时钟信号脉冲之间的相位差就被测量出来，以前的相位表电路包括一个A/D转换器，此转换器的转换频率必须钟控在水平脉冲重复率的整数倍上;一个接在A/D转换器之后的可用开关控制的乘法器以及一个钟控积分器。

本发明涉及到这种数字相位表电路，论述在权项要求1的序言中。

本发明的目的，是要提供这种数字相位表电路。这种电路适合于单片集成，并且总电路比以前的电路简单，以限制在集成电路片上所占用的面积。

此发明可按照权项要求1的特点部分所论述的电路布局以达上述目的。

此发明的相位表电路装有m个延迟单元，m个寄存单元，m个XOR门（异或门）以及一个输出n位信号的多路加法器，这里选择m＝2ⁿ，n为整数;这样做是大有好处的。这时，如果多路加法器的输出信号被译码为二进制分式，那么，二进制加法器的输出就能直接给出在第二个时钟信号的两个脉冲的取样间隔内，第一个时钟信号的脉冲边沿，相对于第二个时钟脉冲的边沿的位置的数值。

因为此发明的相位表电路的组件都是常规的集成电路，即一个分频器，一个普通设计的延迟线，常规的寄存器，一个多路加法器和一些熟知构造的XOR门。这些电路组件在这里就不再对它们进行介绍了。XOR门，可采用例如，PCT丛书WO85/02957中所述之类的门。

现在，用附图来说明其一发明及其优点。其中：

图1为按照这一发明画出的数字相应表电路的方框图。

图2用来说明这一发明中，数字相位表电路的工作原理。

图1是按此发明画出的数字相位表电路的方框图。此电路适用于单块集成，而且在集成电路片上占用较少的面积。时钟信号CK₂通过分频电路FF，例如，一个JK触发器，加到延迟线V上。延迟线是由m个延迟单元组成每个单元都产生延时t。如果这一发明用于电视接收机，延时最好在1.5ns到3.5ns之间。延迟线V内的信号内容被输送到受第二时钟信号CK2控制的寄存器R2的一列m个寄存单元R21…R2m内。这样，第二寄存器R2就始终包含着一个参考信号，此信号分别储存在每一个寄存单元R21…R2m中。第二寄存器的时钟脉冲输入端还与分频电路FF的输出端相连。而第一寄存器R1的各单元R11到R1m却受控于第一时钟信号CK1，这时，延迟线的信号内容被写入寄存器R1中。

此发明的数字相位表电路还包括一列m个XOR门，从G1到Gm。第K个XOR门的第一路输入1，与寄存器R1中与其相对应的第K寄存单元R1K的输出端相连接;第二路输入与第二寄存器R2中相应的第K单元R2K的输出端相连接。第一与第二寄存器R1和R2的第K单元的输入端都和延迟线V中相应的第K延时单元V_CK的输出端相连，如图1所示。

这样，每一对寄存器R1、R2的寄存单元的输出由XOR门组合。于是，当XOR门的两路输入信号彼此不同时，从G1到Gm各门的输出都为逻辑1。

此发明的数字相位表电路中还包括一个多路加法器Ma，此加法器具有熟知的树型结构的优点（进位存贮加法器）。此多路加法器有m路输入，每一路输入都和XOR门G1到Gm的输出相连。并给出n位输出信号。这样，加法器就可以计算出逻辑1的个数，而当G1到Gm每个门的两路输入信号相同时，即钟信号CK1、CK2同相位时，其输出显然为零。

一个控制信号Ct通过传输线Lt加到多路加法器Ma上。它出现在第一个XOR门G1的第一路输入端1与第一个寄存单元R11的输出端，因此被定为零延迟。

如果X为输入到多路加法器Ma的逻辑1的个数，则输出端A处的二进制信号B为

B＝X    若Ct＝1

B＝m-X    若Ct＝0

如前所事，组成延迟线V的延迟单元数m，寄存器R1、R2各自包含的单元数，以及XOR门G1到Gm的个数，最好都选为2ⁿ，使多路加法器输出的位数等于n，至于溢出情况，例如，若X＝0，m-0＝m，则不在计数之内。如果加法器的输出信号被译码为n位＝进制分式，这样多路加法器就可以直接给出精确的予期结果，即在时钟脉冲CK2的抽样间隔内，时钟信号CK1的脉冲边沿的相对位置。