[其他]实现无主控装置串行总线占有控制的方法和设备无效
申请号: | 87100279 | 申请日: | 1987-01-13 |
公开(公告)号: | CN87100279A | 公开(公告)日: | 1987-08-12 |
发明(设计)人: | 山冈弘昌;脇田章弘;藤纯寿;天日康博;下山和彦 | 申请(专利权)人: | 株式会社日立制作所;日立工程株式会社 |
主分类号: | G06F15/16 | 分类号: | G06F15/16 |
代理公司: | 上海专利事务所 | 代理人: | 冯晓明 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 实现 主控 装置 串行 总线 占有 控制 方法 设备 | ||
本发明涉及一种多个处理机合用一传输(通信)总线时总线占有控制的方法,特别是涉及一种可适用于工厂设备过程控制的可编程序控制器(PC)的总线占有控制方法。
可编程序控制器接收装置中的开关、接触点和振荡器的状态并通过一个程序进行计算以便例如对绕组和马达的通/断以及阀门的开/关进行控制。这种程序具有高速和循环周期执行的特点。在一个连接有多个可编程序控制器的系统中,有数据在可编程序控制器之间以与周期同步的高速度进行传送。
此外,要求这种可编程序控制器是一个非常紧凑的单元。
为了达到上述目的,要求数据传送设备包括一个串行总线而不是并行总线。
就控制串行总线的方法而言,采用处理机来对可编程序控制器的运行进行控制和对其数据传送进行控制的方法从结构的紧凑性这一方面来说是具有优越性的。
在可编程序控制器中,程序是通过信号输入、运算和运算结果输出这样一种处理流程来加以执行的。为了以协同方式在可编程序控制器之间实行控制,在程序的序列中有必要执行至少一次数据传送并把运算结果通知其它的可编程序控制器和外部装置。如果数据传送得不到保证,可编程序控制器之间的协同动作就有可能会延迟,因此整个系统的可控性和响应特征也就可能受到不良影响。
为了解决这个问题,可以考虑加快数据传送的速度,从而在一个程序周期中可以执行两次或三次数据传送以便确保协同运行。然而,如上所述,在为了使结构紧凑而配备一个可对运行和数据传送进行控制的处理器的可编程序控制器中,处理机被数据传送处理占用,很难为运行控制留出时间裕量。因此,有必要通过使运行周期和数据传送同步以确保在一个程序周期中进行数据传送以及留出控制这种运行的时间。
迄今为止,控制串行总线占有的方法大都采用一种设备作为主控装置来控制每一个受控(从动)单元中的总线占有权。还有另外一种通常的方法称为碰撞检测法,在这种方法中,不采用主控装置,在总线占有要求出现时,单方面地把数据传送到总线上去。在总线中发生数据碰撞(冲突)时,在一个预定的间隔时间之后重新把数据传送到总线上。
然而,前一方法带来的问题是,当主控装置发生故障时,就会使数据传送停止;而后一种方法的困难是总线上出现数据碰撞时重新传送的处理颇为复杂,因此在运行控制周期和传送周期之间的同步难以建立。
在日本专利JP-A-58-161061中描述了一个例子;在这个例子中以一种简单的方法实现了不用主控装置的总线占有控制。
在JP-A-58-161061所描述的方法中,其关键之点在于在接收结束和下一个传送之间有一段最低限度的间隔时间,即为传送等待时间计时器,置定一个最低限度的等待时间,从而实现高速数据传送。然而,由于受传送的数据量的影响和没有安装可编程序控制器而引起的传送周期的变化仍是有待解决的问题。
因此,本发明的目的是提供一种用于实现不用主控装置的串行总线占有控制的方法和设备,在不采用专门的优先控制设备的情况下通过简单的结构就能防止总线上的数据碰撞,并且能够以固定的传送周期实行周期性的数据传送,其中每一个可编程序控制器的总的运行控制时间和数据发送/接收时间都是相互同步的。
为了实现上述目的,按照本发明,在一根公共总线上连接多个处理机的系统中,在每个处理机中都装有一个计时器,在该计时器中置定了传送间隔时间和传送等待时间。传送间隔时间与决定于系统组装时每个处理机的串行数相对应,而传送等待时间决定于完成先前传送的处理机的数目。
除了按照同步的传送间隔时间进行数据发送/接收运行之外,还要由各个可编程序控制器高速周期地实现预定的运行控制;因此,作为实现以固定的传送时间间隔执行数据传送和作为在串行总线上防止发生数据碰撞的手段,计时器中设置有与执行先前的传送的处理机的数目和固有的处理机的的数目相对应的时间。传送是由作为最佳的传送等待时间的时间来实行的,因此时间用传送数据量来进行校正,以便以恒定的传送时间间隔进行传送,从而达到上述目的。
本发明的上述或其它的目的,通过结合相应的附图所作的下列描述,将变得更加明显,其中:
图1是表示中央处理单元(CPU)内部结构的方框图;
图2是一个采用本发明的可编程序控制器的系统的结构实例;
图3是串行总线上传送的数据的数据格式;
图4至图5是在控制单元中进行传送处理的流程图;
图6是表示决定传送等待时间的方法的示意图;
图7是串行总线上各个可编程序控制器的处理时间图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社日立制作所;日立工程株式会社,未经株式会社日立制作所;日立工程株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/87100279/2.html,转载请声明来源钻瓜专利网。