[发明专利]多层印刷电路板制造方法

说明书

本申请涉及由我们同时提交的称为“制作印刷电路板抗蚀图的方法”的美国专利申请742，742，该申请于1985年6月10日提交，并已转让给本申请的受让人，现在此引入以供参考。

一般来说，本发明涉及印刷电路板的制造，尤其涉及到使用普通叠加工艺来制造多层印刷电路板。

近20年来进行的电子线路元件的集成化和小型化，对印刷电路板技术的限制已经变成了一个日益复杂的问题。印刷电路板或更准确地称作为印刷线路板（PWB）起到若干主要作用，首先，电子元件诸如特殊封装的集成电路，电阻等等被安装或承载在通常为结实的插件-类似插板的平板表面上。这样，PWB对元件起到了一个支撑作用。其次，采用化学腐蚀或在板的表面镀敷导体图形，PWB在元件之间形成所需的电气连接。另外，PWB还能包括用作散热片的金属区。随着集成电路的使用逐渐增多，更高密度的连接需要双面的PWB，以便利用板另一面上的导体图形来作为附加的连接。这种趋向已扩展到称为多层PWB的许多层板的连接。层与层之间通常借助镀通孔（金属化孔）连接。

导体图形一般是对敷有铜箔的环氧树脂玻璃纤维基板进行照相蚀刻来形成的。在铜箔上涂上一层感光性树脂层，并使紫外线通过漏印板类似胶片的图形掩膜曝光形成图形。感当性树脂上曝光的区域被聚合。用化学溶液除去未聚合的区域而留下铜的区域。在剩下的经过聚合的感光性树脂保护层的下面就是所需要的导体图形。然后蚀刻掉暴露出的铜箔，并用化学方法除去剩下的感光性树脂，就露出了由此形成的导体图形。当然，这道工序存在许多通用的变化，例如，通过对抗蚀图附加电镀一层铜来形成导体。但是，所有需进行蚀刻的导体图形都有不同程度的掏蚀（undercut），这是因为只有顶上的表面受到保护而免受蚀刻剂的蚀刻。当需要极其细的导体图线时，掏蚀变得格外易出故障。

随着电路集成度的增加，表面安装技术（SMT）已大大地加速了电子电路的致密化，能使空间需要量缩减达70%之多。表面安装器件（SMD被直接装到PWB的表面，并使用汽相焊料，焊料逆流或其它技术来焊接。对于在微小的间距内具有许多引线端的集成电路表面安装定位来说，要求PWB的导体具有非常好的分辨率。

同时，无电敷镀技术正在迅速改进。在这种系统中，广泛地由日本制造厂所使用的是在多层纸质基板上。用化学方法在大的镀槽中靠金属沉积来生成导体电路。近来，镀液配方和镀槽操作系统的改进已促进了无电敷镀技术在日本以外国家的使用。就某种方法来说，起催化作用的基板上涂有一层感光性树脂。在形成图形的保护层之后，穿过保护层的孔采用无电敷镀法充以金属。由于是用叠加金属而不是减去（即蚀刻）金属来产生导体，因此，这种工艺称为“叠加”工艺。采用这种方法，导体电路能被制成所需的厚度。一般来说，无电敷镀技术减少或消除了掏蚀后果，并产生原生金属的直边导体。但是，这种方法需要使用外国制造的催化剂来促进铜的沉积和增加附着力。

然而，SMD电路已经变得如此密集，以致多层PWB成为人们注意的焦点，并有若干种技术正在展开竞争。单层玻璃纤维环氧树脂PWB能被粘合在一起，并用对所钻的孔孔金属化来作内部连接。Cofired陶瓷生产技术使用在另外的层叠工艺中，屏蔽线的原型也已经提出来了。所有这些系统都有许多缺陷。例如，在四层PWB中的2，3层就需要一个中间连接层，通孔必需穿过整个结构，就样就要浪费1层4层上能另派用场的“空闲”（real    estate）。因此，借助现有技术是不能很好提供通常所说的在两层或更多的内层之间埋入连接的隐蔽通路的。

因此，本发明总的目的是提供在单一基板上制造包括隐蔽通路和新的导体图形的多层导体电路的技术。本发明另一个目的是在不连接的各层上产生一种不浪费空间的具有隐蔽通路的多层PWB。本发明的一个相关目的是为在用于SMD的单一基板上制造复杂的多层PWB提供一种实用的工艺。

本发明的这些及其它目的，通过采用分别制造好的，由导电箔上敷有绝缘膜所组成的复合结构而得以实现。导电侧被形成图形并经独立的工艺蚀刻。然后将该复合层的导电箔图形侧粘到下面的基板上或先前已经有的多层结构上，并除去所选择区域的绝缘膜直到下面的金属位置，以便进行无电敷镀，所有进入绝缘膜的小孔图形被无电敷镀充满原生金属，该金属高出到上表面，以形成导体和通路。当需要形成包括隐蔽通路的，实际上不受复杂性限制的多层结构时，可采用更多独特的图形复合层和敷镀。