[其他]微处理器芯片上的堆栈式超高速缓冲存储器无效

专利信息
申请号: 87100507 申请日: 1987-01-26
公开(公告)号: CN87100507A 公开(公告)日: 1987-11-25
发明(设计)人: 格伦福德·J·迈尔斯;康拉德·黎;迈克尔·T·艾梅尔;格伦·欣顿;罗伯特·里奇斯 申请(专利权)人: 英特尔公司
主分类号: G06F15/06 分类号: G06F15/06
代理公司: 中国专利代理有限公司 代理人: 奚汉民,吴秉芬
地址: 美国加利*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 微处理器 芯片 堆栈 超高速 缓冲存储器
【说明书】:

发明涉及数据处理系统,更确切地说是关于在执行调用/返回指令期间,用以使对主存储器初始访问减至最小的装置。

超大规模集成电路工艺及其设计技术的迅速进步,已经能使微型机接近超小型计算机的性能。由于处理器速度的提高,处理器与片外主存储器通信量的增加,在性能上导致了阻塞问题的发生。在现有系统中,这种阻塞问题是运用局部的片内存储器(称为超高速缓冲存储器)来贮存频繁使用的存贮器数据而得以减小的。如果处理器所需数据贮存在超高速缓冲存储器内,则因为数据可直接从超高速缓冲存储器中取出来,从而可避免访问片外存储器。如果超高速缓冲存储器的设计能扩展到包含某些取出指令,则还可以进一步减少存储器内的通信量。例如,如果有关调用和返回操作指令的信息能够局部地在芯片上得到,则无需访问片外存储器,就可以执行调用和返回操作指令。存储器总线通信量的减少,其结果也会减少装入或贮存指令必须等待存储器总线的可能性。

本发明的目的在于提供一种装置,以便使在执行调用/返回指令期间发生的对主存储器的访问减少到最小的程度。

简而言之,根据本发明,上述目的是通过在微处理器芯片上提供一种多元全局寄存器来实现的。该全局寄存器之一是一个装有当前帧指示字的帧指示字寄存器。其余全局寄存器则作为通用寄存器供现行处理过程使用。堆栈帧式超高速缓冲存储器的结构,包含一个由多元寄存器组成的寄存器组组合,其中每一个寄存器组则由一些芯片上的寄存器组成。当一个调用指令被译码时,寄存器组组合中的一个寄存器组被分配给所调用的程序,并且帧指示字寄存器被初始化;而当返回指令被译码时,该寄存器组则被释放,以便供给由后来的调用指令所调用的另一个程序使用。如果寄存器组组合全部用完,寄存器组中与前一个程序有关的寄存内容被贮存到主存储器中,而相应的寄存器组被分配给现行的程序。

按照本发明的目标,与程序有关的寄存器组中的局部寄存器内含有包括一个关于前一帧的指示字和一个指令指示字的连接信息,于是,对片外贮存器无需任何访问就能执行大多数的调用和返回操作指令。

本发明优越性在于,当子程序边界交叉时,以往那些必须做的对寄存器贮存和恢复工作可大大减少。

本发明的优越性还在于,由于局部寄存器组被映入堆栈帧中,通常出现在堆栈帧中的连接信息(如关于前一帧的指示字,所保存的指令指示字)被装入局部寄存器之内。这就意味着,在执行大多数调用和返回指令时,不会引起对片外存储器任何访问。

本发明上述及其它目的、特点、优点,从下面如附图所示的那些本发明最佳实施例的更具体描述中,将会更加明白。

图1是功能性框图,用以说明本发明所包括的微处理器的各个主要单元;

图2是在图1所示的系统中执行一条指令时的热行环境框图;

图3是堆栈帧结构图,堆栈帧在图2所示执行环境的现行线地址空间中;

图4是调用堆栈结构图,调用堆栈结构图在图2所示执行环境的现行线性地址空间中;

图5是微处理器寄存器组在存储器程序堆栈中的映象说明。

参见附图1,微处理器在逻辑上可以细分成七个主要单元:指令取出单元(10),指令译码器(12),微指令序列发生器(14),转换后备缓冲器(18),浮点单元(22),局部总线序列发生器(20),和整数执行单元(24)。

所有这些单元之间的通信通道包括32位的数据总线、29位微指令总线(26)和微指令有效信号(28)。这指令总线控制各独立单元的活动且使它们同步。各个单元简要叙述如下。

指令译码器(ID)对指令(宏代码)进行译码并控制其执行。ID对指令进行译码,完成操作数寻址和取出,处理转移指令(即指令指示字的操作),并且发出执行微指令(对简单指令)或者启动微程序(对复杂指令)。

取指令单元(IFU)从存储器中取、预取及超高速缓存指令以便供ID使用。IFU还能保持六个指令指示字,这些指示字可跟踪那些通过流水线的指令。IFU超高速缓存最新用到的指令块,并保持指令译码器由指令流来供给。它还含有指令指示字和操作数,从而减少ID的逻辑控制。

微指令序列发生器(MIS)对微代码流定序,以便处理芯片初始化,微指令(由于太复杂而不能直接处理)、以及异常和中断情况。

MIS中装有3K的42位微代码只读存储器(ROM)和关于微代码流的定序逻辑。MIS实现的功能包括:取出下一个微指令,微程序的转移,处理异常情况,维持寄存器堆上的标记以及和ID一起,测试微指令边界和跟踪偶然事件。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/87100507/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top