[其他]具有多个控制存贮器的用于微程序控制数据处理系统的装置和方法

说明书

本发明，一般来说，涉及的是数据处理系统，更具体来讲，是涉及用微程序技术来实现的中央处理子系统。通过所给出的在不同时间期间上借助于同样的微指令作存取的多个控制存贮器，实现简化中央处理子系统。

图1示出了一个典型的数据处理系统。该数据处理系统至少包括一个中央处理装置或子系统10（或11），至少一个输入/输出装置或子系统13（或14），一个主存贮装置或子系统15，以及联接这些装置或子系统的系统总线19。该中央处理装置以软件或固件存贮的程序中的指令顺序处理这些逻辑信号组。一般是把逻辑信号组及其程序本身（至少在程序的执行期间）存贮在存贮装置内。该输入/输出装置给出该数据处理系统与终端机、各个大容量存贮装置、各通信装置、以及其它要求联接到该数据处理系统上的装置之间的接口。为了使该数据处理系统初始化，以及为了控制测试及诊断程序，可以把控制台接到中央处理机上，并且当该系统处于运行状态时把它作为一个终端来使用。借助于在数据处理系统各子系统之间提供联接的系统总线，给出用于改换数据处理系统的结构，以适应各种处理要求的一种适宜的方法。本发明涉及的指令的执行是通过中央处理机来完成的。

在如图1所示的数据处理系统中，其数据信号组的实际处理是在通常称之为程序的有关指令组的控制下进行的。这些指令是按顺序执行的。图2a说明了根据有关技术对指令序列的执行。第一个时间间隔T₀表示中央处理机子系统执行指令＃1。执行了该第一个指令之后，在第二个时间间隔T₀内，中央处理机子系统依次执行下一个指令＃2。一旦完成了指令＃2，则在第三个时间间隔T₀上，该数据处理机执行指令＃3。为了保持指令的顺序执行，该数据处理机对任何指令的执行时间间隔，都要求是予先确定的时间间隔。如果指令的执行时间是可变的话，那么在该中央处理机内就必须包括一些复杂的装置，以便协调在该中央处理机内各逻辑部件组之间，以及在该中央处理机与该数据处理系统的其它子系统之间的数据信号组的交换。因此，这三个指令的执行周期通常将是基本时间周期的三倍。很明显，要能使指令系统中最长的指令也可以执行，该基本时间间隔就必须要足够的长。

为了让中央处理机能更快地执行指令，在此设计了用于把通常称为宏指令的执行分解成至少一个微指令执行的方法。依次将每个微指令分成一个微指令段组，由中央处理机按顺序执行每个段。通过组织该装置以适当方式执行微指令段，就可以按叠加方式实现微指令的执行了。这种方式称之为指令系统的“流水线”执行方式。这时，每个分段微指令的执行时间周期可以（虽然并非一定是必要）取比非分段微指令的执行所要求的时间周期稍长一些，因为该附加装置要求把微指令分成为微指令段，所以也有可能比非分段微指令更快地执行指令流。图2b示出了将一个微指令分成为多个段的情况，可以看出，每个段都涉及到中央处理机中的分开的并且是相互独立的操作部件组。根据数据处理系统设计上基本公知的技术，那些寄存器和门就把执行专门段的操作部件组分开了。该子间隔t₀，对于每个段来说，都必须有足够长的时间周期，以便使得每个装置组中所有可能的段都可以执行。

图2C说明，通过采用“流水线”方式，其结果是提高了顺序执行微指令速度的可能。现在是以等于n倍t₀的新的时间周期t₀′（可能要长些）完成指令＃1。这里，t₀是执行每个微指令段所要求的子间隔，n是执行每个微指令所要求的微指令段的数目。按顺序的下一个微指令，即微指令＃2，是在微指令＃1开始后的一个间隔t₀上起始。按顺序的第三个微指令，即微指令＃3，又在微指令＃2开始后的一个间隔t₀上起始。每个微指令都可以使它的执行时间量增加。然而，一旦完成第一个微指令的起始时间间隔过去之后，则每个微指令都将在每个时间间隔t₀之后才完成。因而，既使其单个微指令的执行可以采取更长的时间，对于微指令序列来说，可以加速序列的执行。