[其他]用于在数据处理系统的主存机中提供分布式控制的设备和方法

说明书

本发明一般地说涉及数据处理系统，更具体地说，涉及贮存数据处理系统现行操作所必需的信号组的主存机。本发明在主存机中提供了分布式控制，这与典型的数据处理子系统中存储器的集中控制形成对照。

参见图1，给出了典型的数据处理系统的结构图。这种数据处理系统包括：至少一个中央处理机10（或11），至少一个输入/输出设备13（或14），一个存储器15，和一个与该数据处理系统的多个单元或子系统耦合的系统总线19。该中心处理机按照软件和/或硬件指令处理。逻辑信号组，待处理的逻辑信号组以及现行执行程序一般被贮存在存储器15中，一个控制台12与该中央处理机连接，该控制台包括用于预置该系统的设备和存储指令。该控制台12还可以在该数据处理系统运行中起一个终端的作用。输入/输出设备13（或14）为该数据处理系统的其余部分与终端设备、大容量存储器、通讯装置、和任何其他要与该数据处理系统连接的装置提供接口。耦合到系统总线上的诸设备的详细功能並不太重要，相比之下这些设备借助于系统总线独立地操作並与该数据处理系统其余部分间通讯要重要得多。特别是，在其它子系统的配合下，系统总线被用于将信号组存入存储子系统和从存储子系统检索信号组。

接着参见图2，给出了相关技术中一个典型的主存子系统15的方框图。这个主存机15包括一个与系统总线19交换信号的存储器接口部件21。该存储器接口部件21与一个阵列总线22相耦合，而阵列总线22至少有一个与之相耦合的存储器阵列部件23。存储器阵列部件23（至25）由多个被编成组的逻辑信号存储元件组成，编组使得每个存储元件组能被一个地址逻辑信号组所访问。所说的存储器接口部件21包括有由一个地址逻辑信号组识别的、用于控制存储器阵列部件23至25与系统总线19之间逻辑信号组的交换的设备。该存储器接口部件21还包括有用于识别经由系统总线19流向主存机15的信号活动的设备，以及用于将逻辑信号组送回到传送需要该信号组的各子系统的设备。在该有关技术中，数据信号组的缓冲、误差校正和控制信号的产生这些功能一般也在该存储器接口部件21中完成。

上述的主存结构限制了在主存子系统中能够执行的信号活动量，因为必须在存储器接口部件21的控制下对单独一个信号活动执行这种活动，除非为了同时处理多个信号组采用并行的设备。

因此，需要能够实现各种涉及主存子系统同时操作的用于操作该主存子系统中的设备和方法。这种需求在被称为“直写”（Write    through）数据处理系统的计算机系统中是特别紧迫的，在这类系统中，每一组来自中央处理系统的数据信号被立即存入或写入主存子系统。由于需要这一类型的数据处理系统而引起的存储活动会造成性能变坏，除非存储子系统被设计得能适应这种增加的存储活动。

本发明的目的之一是要提供一种改进的数据处理设备。

本发明还有一个目的是要提供一种改进的用于数据处理系统的主存子系统。

本发明的另一个目的是要提供一种主存子系统中的多个存储元件阵列，每个存储元件阵列具有独立于其他存储元件阵列的功能。

本发明的又一个目的是要提供一种阵列部件总线，其中，多个存储元件阵列被耦合到该阵列部件总线上，而一个接口部件又将该阵列部件总线与系统总线耦合。

上述发明目的及其它目的已被本发明所提供的主存子系统所达到，该主存子系统，包括：多个用于存储逻辑信号组的存储元件阵列、一个耦合到该存储元件阵列部件的阵列总线、和一个用于将该阵列总线与系统总线耦合的存储器阵列接口部件。存储元件阵列部件每个都有控制设备，控制着存储元件阵列中各存储元件的操作。该控制设备还具有将存储元件阵列部件的状况传送到存储器阵列接口部件的作用，从而防止在存储元件阵列部件中出现不相容的存储活动。

结合附图阅读以下描述将有助于理解本发明的这些特征及其它一些特征。

图1是一个能够利用本发明的数据处理系统的基本组成方框图。

图2是典型的用于数据处理系统的一个主存机的方框图。

图3是一个本发明主存机的方框图。

图4是在该主存机中用于为存储板和数据处理系统之间提供接口的设备的方框图。

图5是本发明存储板的设备方框图。

图1与图2已经在前面引述相关现有技术的数据处理系统时已作说明。