[发明专利]硅平面型功率晶体管管芯制造方法

说明书

本发明属于半导体器件制造技术。

硅功率晶体管有两种结构：一是台面结构，适用于低频、或低频高反压功率晶体管制造。另一种是平面型结构，即采用平面技术制造的硅功率晶体管，适于制造高频、超高频及微波频率的功率晶体管;采用分压环结构，也可以制造平面型高反压硅功率晶体管。但在制造平面型功率晶体管时，在我国遇到一直未能克服的困难，就是发射区磷扩散后，集电极结（下简称cb结）击穿电压普遍降低。产生低击穿、管道击穿、“多段”击穿等等，使cb结击穿电压合格率很低，而高档品率更低;当晶体管的电流放大系数H_FE做大以后，问题更加严重。为解决此项问题，国内曾试图采用日本西田澄生等1970年提出的低温钝化（LTP）技术。该项技术是在平面型晶体管管芯的发射区磷扩散之后，将表面二氧化硅层全部除掉，对裸露的硅表面进行适当腐蚀，而后再在低温下进行表面钝化（淀积二氧化硅、磷硅玻璃等）。采用该项技术时，如果硅表面经过适当的腐蚀，可以增大器件的放大系数，减少漏电流，有限地改善cb结击穿特性和在一定程度上提高器件合格率，但效果不佳。如要克服低击穿，大幅度提高击穿电压的合格率，则必须腐蚀去较厚的硅表面层，但这时，晶体管的放大系数将大大降低，或放大系数完全消失。因此低温钝化技术只能在改善晶体管的性能方面起较好作用;而在克服低击穿，提高器件耐压合格率方面作用甚微。其它如器件表面钝化技术，只能改善硅表面钝化层的特性，如降低电荷密度，介面态密度，降低漏电流，改善器件击穿特性（防止软击穿，击穿电压蠕变等）等，所以钝化技术也不能克服“低击穿”问题。其它的工艺措施，如多次甩胶光刻，防止环境沾污等等，在克服“低击穿”问题上也无明显效果。

本发明的目的在于克服目前我国硅平面型功率晶体管生产中长期存在的，磷扩散后cb结击穿电压低，分散性大，从而管芯合格率，击穿电压高档品率更低的问题。提出消除“低击穿”的技术方案，提高平面型功率晶体管击穿电压的合格率和高档品率，并改善器件性能，如降低漏电流，提高功率晶体管的放大系数等。

硅功率晶体管集电结的低击穿、管道击穿、多段击穿等等是器件有源区内局部击穿所致。这些击穿“点”绝大多数是生产在cb结近表面层内，它们分布的宽度是cb结反偏下势垒区所能达到的范围;分布的深度是发射区磷扩散深度。将这些局部击穿的“异常点”除掉，器件就可以恢复正常的击穿特性。采取光刻和腐蚀的方法对沿cb结的表面层进行刻蚀，可将“异常点”除掉。刻蚀方法如下：

a、按一般平面工艺，制造管芯，发射区磷扩散，进行一次氧化;

b、制作刻蚀沟槽的光刻版：版的尺寸和形状由晶体管基区图形决定。如基区是矩形的，光刻版为矩形方框（如果是园形，则此板是个园环）。矩形基区的光刻版如图1所示。图中虚线标示基区的几何尺寸。方框的宽度D＝D₁+D₂，它的尺寸大于cb结在最大反偏电压的势垒区宽度d_B＝d₁+d₂，d₁为在基区内的势垒区宽度;d₂为在集电区内的势垒宽度。

D₁＝d₁+△S。（△S为光刻的套刻精度）

D₂＝d₂+△S≈W+△S（W为外延层厚度）

则有：

D＝D₁+D₂＝d₁+W+2△S≈W+2△S

这里d₁和W相比，很小，可以忽略不计。利用该版在cb结的二氧化硅层上开出窗口，以便腐蚀显露的硅，窗口的宽度即为D，它应大于cb结在最大反偏压下的势垒区宽度d_B，如图2（a）所示;

c、腐蚀深度：采用HNO₃∶HF＝100∶5的腐蚀液，腐蚀硅，腐蚀的深度为发射极结结深X_je;如图2（b）所示;

d、腐蚀时间：由上述制出芯片的二氧化硅层用HF酸剥蚀掉后，用上述给出的腐蚀液腐蚀芯片，每腐蚀一段时间（以30秒为一次），测一下芯片的放大系数，直到放大系数消失，这时腐蚀去的硅层厚度就是发射结深度X_je，腐蚀的总时间就是刻蚀时间;

c、表面钝化：采用低温淀积法，或采用低温（相对发射结扩散温度而言）热氧化法生长SiO₂层，如图2（c）所示。