[发明专利]部分写控制装置

说明书

本发明总的来说是涉及对存储器的部分写（PartialWrite），更具体地说涉及允许在单个访问周期内，访问多个编址单元的高速操作方式所配备的存储器的部分写控制装置。

一个被访问信息存储单元（此后将用一个字表示）只有一部分进行再写或更新，就称为“部分写”。部分写过程由以下操作组成，即：对一个目标字的读操作，用新的数据取代所读字的一部分，以形成一个部分更新字的操作和写入部分更新字的写操作。因此，它需要一个比正常的写操作更长的时间。

日本专利公开号145428/1978揭示了一种可缩短部分写所需时间的方法。这个方法利用设置在存储器控制器内的移位寄存器组来保存所接收到的访问请求信息（例如控制信息、数据以及一个地址）并且具有一个与存储周期相一致的时间长度，这样，需要进行部分写的目标字的读操作完成时，相应的访问请求信息和已被读出并更新的字一起返回到移位寄存器组的输入站，因此自动寄存一个写请求。这就缩短了访问请求部件在存储器操作中所卷入的时间周期。

另一方面，在动态RAM（随机访问存储器）的场合，具有在由一个RAS（行地址选通）信号所启动的单个访问周期内允许访问多个字单元的高速操作方式的存储设备已是众所周知。例如，在一种叫“页面方式”的方式中，由于在某个行地址下顺序提供不同的列地址，就有可能对具有共同行地址的多个地址整个地进行访问。另一方面，在一个叫“半字节方式”的方式中，整个地访问多达4个连续的地址也是可能的，因为当给定了一组行地址和列地址后，地址值就可以在存储器内进行计数。但是，为由这几类组成部分所构成的存储器而设置的有效的部分写装置尚未得到充分地开发。在上面所描写的已有技术中所揭示的方法是用于那种每次访问操作的执行只涉及单个字的存储装置。

在实际的数据处理中，必须经常地要对驻留在连续地址中的一串字进行处理。毫无疑问，一般来说上面所描述的高速操作方式对改善这一类的处理速度是有所帮助的，但为了对一串字进行有效的写入，这一串字之中，有些字是需要执行部分写过程的，就需要有一个特殊的装置。在传统的读/写装置中，需要部分写的字必须与其他字分开并且由一个分开的读/写操作单独进行处理，这就意味着上面所描述的高速操作方式的优点没有被充分地利用。

本发明的意图是在高速操作方式中，对包含有需执行部分写的字在内的多个字进行整个的写入处理，并且使部分写过程发挥高速操作方式具有的最大的长处。

根据本发明，在部分写控制装置中，存储器控制信号发生装置对涉及有部分写在内的写请求进行响应，首先向该存储器提供操作控制信号使产生一个单独的读周期，以便相继读出需要部分写的所有存储单元，然后提供操作控制信号以使产生一个单独的写周期，以便相继写入所有被指定写入的存储单元。合并装置将要写的数据和在读周期读出、而又不需要改变的那部分数据进行合并，以形成一组完整的更新字，然后这些字在写周期中将被写入存储器中。地址产生装置首先为存储器提供这个读周期的读地址信息，然后提供这个写周期的写地址信息。

在联结本发明部分写控制装置的存储器中，所有那些需要由部分写来进行部分更新的字，都在高速操作方式的单个读周期中整个地被读出，所有那些通过合并形成了的、将要被写入的字，包括部分更新的字，将在高速操作方式的单个写周期中整个地被写入。

图1是表示本发明一个实施例的框图;

图2示出了部分写操作的目标数据的一个例子;

图3表示以图1所示装置的操作为示例的时序图;

图4表示由传统装置所执行的部分写操作为示例的时序图;

图5是较详细地表示了图1中存储器控制信号发生电路和存储器地址发生电路的框图;

图6是表示图5中控制信号表和地址增量表的图表。

优选实施例的说明