[其他]集成电路绝缘工艺方法

说明书

概括地说，本发明属于集成电路领域，更具体地说，本发明涉及应用于具有亚微米线度的超大规模集成电路的一种绝缘工艺方法。

在集成电路技术中，有必要将有源器件的有源区（或称“壕状区”（moat    regions））互相隔开。在使用MOS工艺的大规模集成电路和超大规模集成电路中，通常是采用LOCOS（硅的局部氧化）的方法来完成有源区的绝缘的。为实施LOCOS方法，要使用一种在一块薄的氧化物块的表面上的呈一定图案的氮化物，把将作为壕状区的硅基片区域覆盖住。通过将硅基片的未覆盖区域暴露在一高温氧化环境之中，使仅仅在被暴露的区域内才能形成一个相对较厚的场氧化物（field    oxide）。

然而，该LOCOS工艺不仅在被暴露的硅区域的竖直方向上形成场氧化物，而且，该氧化物还在氮化物掩膜边缘下面的横向生长。氮化物下面的该横向氧化物侵蚀被称为“鸟嘴状”（birds-beak），它的厚度可以长到约为氧化物厚度的一半;因此，在这种绝缘工艺中有效区域受到了浪费。就标准的LOCOS方法而言，为了要减小“鸟嘴状”，场氧化物的厚度必须适当减小，不然的话，剩下的“壕状区”对于有源器件的生产就不够了。但是，场氧化物厚度的减小将降低电路的性能，这是因为相互连接电容增加了。此外，对于通过场氧化物加在一导体之上的一给定电压来说，随着氧化物厚度的减小，场氧化物下面的“壕状区”之间的漏电流迅速增加，导致了相邻区之间的绝缘变差。

在标准LOCOS工艺中，已发展了几种减少氧化物侵蚀量的绝缘工艺。在一种称之为SWAMI（侧壁掩蔽绝缘）的方法中，使用一种硅蚀剂和侧壁氮化物层（形成在凹进去的硅区域的侧面的氮化硅层）来抑制场氧化物的横向侵蚀。这种使侵蚀接近于零的关键之处在于引进了氮化物侧壁，该侧壁在氧化物生长的过程中被升起（liftedUp）。尽管SWAMI工艺方法减小了场氧化物的侵蚀，但它也有其局限性。一个局限在于：氧化掩膜（在氮化物侧壁层之后涂覆上去的）在第一层氮化物和氮化物侧壁层的交接点有断裂的倾向。这一断裂的发生主要是起因于在侧壁工艺方法中的垂直方向上的过分蚀刻（normal    over-etching），这种断裂被场氧化物的定域侵蚀所证实，在图形的弯角处尤其容易发生。这种常规的SWAMI工艺方法的另一个局限在于，由于氮化物侧壁的存在，该方法对于在硅基片中缺陷产生的灵敏度的提高。还有一个局限在于，由于一个与壕状区相邻的区域具有一个相对薄的氮化物，而该区域没有包含足够的通道阻止杂质，因而，在晶体管特性中将发生双阈值（double    threshold）现象。

有一种对SWAMI的改进，称为改进的全框架全凹进（fully-framed-fully-recessed，MF³R）绝缘方法，降低了SWAMI的局限性。当氮化物、氧化物以及凹进去的硅层被图案成形并蚀刻完毕以后，这种工艺方法采用一种“潜挖和再填充”（undercut and backfill）工艺，在这种工艺中，氮化物层在横向通过湿蚀法潜挖200-1000埃。

再用一种第二氧化物填料填充潜挖洞穴，随后再在其上面覆上一层同样的氮化物侧壁，从而使两层氮化物之间的连接面积增大。在氧化物/氮化物/氧化物侧壁的蚀刻以及随后的场氧化物形成过程中这一增大了的面积保持了氮化物至氮化物连接的完整性。这种MF³R工艺方法的一个主要局限在于，硅的凹槽蚀刻（recess-etched）只能达到约2000埃的深度，这有可能致使有源区之间的绝缘不充分。

另一种用于器件的绝缘的方法是氧化物掩埋（buried    oxide）（BOX）方法。在BOX方法中生长一层减轻应力的（stress    relief）氧化物层，然后用化学汽相沉积（CVD）法沉积上氮化硅。然后，将氮化物/氧化物堆形成图形，并用标准的石版印刷工艺进行蚀刻，正如在SWAMI工艺中一样，蚀刻完了以后沉积上一层更厚的氧化物层，尽管CVD氧化物层填满了蚀刻成凹陷的硅区域，该（氧化物）层是不平的，这是由于氧化物是沉积在宽的凹蚀区域的，因而在CVD氧化物层中产生了凹陷。为了形成一个平整的表面，使用一种第二光致抗蚀剂（photoresist）的图形，用光蚀剂（photoresist）材料填上这些凹陷，使用一种第三光致抗蚀剂（photoresist）涂在整个表面上，从而产生一个相当平整的表面。使用一种光致抗蚀剂（pho-toresist）/氧化物蚀刻剂按相同的比率对光致抗蚀剂（photoresist）和氧化物进行反复腐蚀（etch-back），从而在任何残存的光致抗蚀剂去除以后，得到一个相当平整的氧化物表面。